Почему возникает необходимость в построении двухступенчатых триггерных устройств

5

_18Л_ДвухступенчатыеТриггеры

Тактируемые логические схемы кроме информационных входов имеют один или несколько входов синхронизации. Тактовые синхроимпульсы позволяют разнести во времени переходные процессы в различных каскадах логических устройств, чтобы избежать ложных срабатываний в моменты переключения. Простейшими примерами могут служить синхронный RS- и D-триггеры. Достаточно часто используют две тактовые последовательности синхроимпульсов с одинаковой частотой, но смещенных на половину периода. В сложных системах может использоваться большее число тактовых последовательностей. Тактированные логические устройства работают медленнее асинхронных, сложнее и потребляют больше энергии питания, но функционируют более устойчиво.

Двухступенчатые триггеры

Триггеры с двухступенчатым запоминанием информации состоят из двух триггеров. Первый называется ведущим, второй — ведомым т (рис. 1).

Оба триггера — синхронные RS-триггеры, но имеют противоположные синхровходы. Ведущий триггер срабатывает при С = 1, имеет прямой синхронизирующий вход, а ведомый при С = 0. Для этого синхроимпульс подвергается инверсии.

На первом этапе, когда происходит запись информации в ведущий триггер, ведомый отключен и продолжает сохранять предыдущее состояние. Когда синхроимпульс заканчивается, ведущий триггер переходит в режим хранения и происходит перезапись его состояния в ведомый триггер. Таким образом, происходит поэтапная запись информации.

В двухступенчатом триггере устраняется противоречие между процессами хранения старой и приема новой информации. Это дает возможность построения синхронных автоматов без опасных временных состояний, исключить предпосылки к режиму генераций. Позволяет обеспечить высокую надежность функционирования триггеров с внутренними цепями обратной связи. В то же время схемы этих триггеров более сложные, чем схемы триггеров с динамическим входом, а быстродействие ниже.

Часто двухступенчатый триггер называют MS-триггером от английских слов «master» и «slave» — хозяин и раб. На принципиальных схемах двухступенчатые триггеры обозначаются сдвоенной буквой (ТТ) рис. 2.

По структуре двухступенчатого триггера могут быть построены любые типы триггеров.

JK-триггер

JK-триггеры — это двухступенчатые универсальные синхронные триггеры. Универсальность заключается в том, что на их основе можно сделать любой другой тип логических триггеров RS, D, Т.

JK триггер является двухступенчатым триггером с дополнительными обратными связями, исключающими появление запрещенных комбинаций. Для этого его управление входами первого триггера построено на элементах 3И (DD1—DD2) и имеет два дополнительных входа, на которые и подаются обратные связи. На рис. 3 приведена подробная схема и условное изображение JK—триггера.

При уровне логического 0 на входе С первый RS-триггер не реагирует на сигналы входов J и К. При подаче на вход С = 1 первый RS—триггер устанавливается в состояние, определяемое сигналами на J и K входах. При этом связь между RS—триггерами обрывается, т. к. элементы И DD3-DD4 устанавливаются в нулевое состояние. Подача вновь сигнала С = 0 на синхровход JK-триггера приводит к отключению первого RS-триггера от входных сигналов из-за элементов DD1, DD2. Однако, при С = 0 через инвертор DD5 на входы элементов DD3, DD4 поступает логическая единица и состояние первого RS-триггера перезаписывается во второй.

На основе JK-триггера может быть построен любой другой триггер (рис.4). На рис.4, а — синхронный RS-триггер, на рис.4, б — D-триггер, на рис.4, в — синхронный Т-триггер, на рис.4, г — асинхронный T-триггер.

JK-триггер, как и другие типы триггеров, может дополнительно иметь входы начальной установки (рис.4, д), которые являются инверсными по отношению ко входам J.K.

JK-триггеры — это более сложные триггеры, содержат большее число элементов, поэтому потребляемая мощность Р_пот оказывается большой. Меры, принимаемые к уменьшению потребляемой мощности, нередко приводят к ухудшению частотных свойств. JK-триггер вследствие своей универсальности и отсутствия запрещенных комбинаций находит широкое применение в цифровой технике.

Двухступенчатые триггеры

Рассмотренные синхронные триггеры являются одноступенчатыми. Условное обозначение одноступенчатых триггеров отображается символом T. Устойчивая работа таких триггеров в схемах с передачей информации между триггерами возможна только при условии, что перевод триггера в новое состояние осуществляется после завершения передачи информации о прежнем его состоянии в следующий за ним триггер или иное цифровое устройство. Это достигается раздельной подачей синхросигналов на соответствующие триггеры.

Техническим решением, обеспечивающим сокращение числа тактовых импульсов в цепях управления цифровыми устройствами является применение двухступенчатых триггеров, позволяющих в одном и том же такте производить съем информации и запись новой. Т. е. двухступенчатый триггер состоит из двух одноступенчатых. В начале информация записывается в первый (управляющий) триггер, а затем переписывается во второй (управляемый или ведомый). Такой принцип построения триггеров иногда называют MS-принципом (от англ. master-slave, что буквально означает хозяин-раб), а сам триггер такой триггер называют MS-триггером. В качестве иллюстрации на рис. 3.27 приведена схема двухступенчатого R-S-триггера и его условное обозначение.

Схема двухступенчатого R-S-триггера (а) и его условное обозначение (б)

На рис. 3.28 приведена схема наиболее распространенного двухступенчатого J-K-триггера.

Схема двухступенчатого J-K-триггера (а) и его условное обозначение (б)

Синтез двухступенчатых триггеров.

Как следует из закона функционирования двухступенчатых триггеров, их синтез определяется синтезом соответствующего одноступенчатого триггера в заданном элементном базисе, синтезом управляемого триггера, представляющего собой как правило обычный асинхронный триггер, и синтезом схемы связи. В общем виде алгоритм синтеза двухступенчатого триггера может быть представлен в реализации следующих пунктов:

1. Для определенной элементной базы синтезируется соответствующий триггер (управляющий);

2. В заданном элементном базисе синтезируется управляемый триггер. (Обычно управляемый и управляющий триггеры синтезируются в одном и том же элементном базисе);

3. Через элементы связи (схему связи) осуществляется коммутация выходов управляющего триггера со входами управляемого триггера.

Пример: Синтезировать двухступенчатый D-триггер в базисе элементов И -НЕ.

В соответствии с алгоритмом синтеза получаем следующую схему:

Схема двухступенчатого D-триггера (а) и его условное обозначение (б)

Универсальные триггеры

Триггеры, которые могут работать в различных режимах, называются универсальными. Наиболее популярны как универсальные триггеры это D-триггеры и J-K-триггеры. Пусть, например, имеем следующее включение D-триггера:

Как известно, характеристическое уравнение D-триггера имеет вид: .

Для данной схемы имеем: , и тогда получаем: , а это есть уравнение счетного триггера. Таким образом, чтобы получить счетный триггер из D-триггера необходимо закоротить D-вход и инверсный выход. Установку триггера в определенное состояние можно осуществлять по установочным входам R и S (асинхронно).

Для J-K-триггера наиболее широко применяются схемы включения:

1. Счетный режим. Действительно: т.к. характеристическое уравнение J-K-триггера имеет вид:

, то согласно приведенной схеме включения () имеем: , т.е. получили уравнение счетного триггера.

2. D-триггер. Приняв получаем следующее уравнение:

, т.е. имеем характеристическое уравнение D-триггера.

3. R-S-триггер. Согласно определению J-K-триггера (точнее закону его функционирования) J-K-триггер может работать и как R-S-триггер, причем как асинхронный (по установочным входам) и как синхронный.

Наряду с триггерами, тактируемыми импульсами (потенциальное управление) широко применяются триггеры с динамическим управлением, тактируемые фронтом синхроимпульса, и которые используют специальную схемотехнику. Прием информации происходит в момент смены уровней сигнала на синхронизирующем входе. Но это уже другая тема.

Большая Энциклопедия Нефти и Газа

Двухступенчатые триггеры имеют две ступени запоминания информации, которые тактовым импульсом управляются таким образом, что в начале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе триггера.  [1]

Двухступенчатые триггеры содержат две ячейки памяти рис. 10 — 8), запись информации в которые происходит последовательно в разные моменты времени.  [2]

Двухступенчатые триггеры MS-структуры условно обозначают двумя буквами ТТ, что отображает их внутреннее устройство.  [3]

Среди двухступенчатых триггеров имеется универсальный — триггер типа JK. JK-тригтер — синхронный двухступенчатый триггер, имеющий два информационных входа J и К.  [4]

Микросхема представляет собой двухступенчатый триггер с входной логикой.  [5]

Логические структуры двухступенчатых триггеров , как правило, сложнее структуры одноступенчатых, но при изготовлении их по интегральной технологии это не играет большой роли.  [6]

Тактирующий вход двухступенчатых триггеров показывают как прямой статический.  [7]

Для устойчивой работы двухступенчатого триггера длительность синхросигналов tcc должна быть больше времени переключения триггера 4ть используемого в качестве ведущего, а пауза между синхросигналами больше, чем время переключения 4т2 ведомого триггера.  [9]

Принцип построения схем асинхронных и стробируемых двухступенчатых триггеров с задержанной выдачей информации, в которых в качестве вспомогательной схемы запоминания используется триггер, поясняется схемой на рис. 1 — 10 в. Эта схема, так же как и схема на рис. ЫОД состоит из двух стробируемых триггеров со статическими входами, только управление основным триггером здесь организовано по-другому.  [10]

Регистр построен на двухступенчатых триггерах мастер-помощник. Если на входы разрешения записи WEA c поданы напряжения низкого уровня, триггеры-мастер а примут входные данные. Данные передаются триггерам-помощникам в момент положительного перепада на тактовом входе С.  [12]

Из описания работы следует, что двухступенчатый триггер ведет себя подобно триггеру с инверсным динамическим управлением, хотя обе его ступени имеют статическое управление.  [13]

Счетчик может быть реализован с использованием двухступенчатых триггеров Т со счетным входом. Схема двоичного трехразрядного суммирующего счетчика представлена на рис. 4.42. В этой схеме исходное состояние счетчика устанавливается подачей сигнала по шине Уст.  [15]

Почему возникает необходимость в построении двухступенчатых триггерных устройств

Особенностью ранее рассмотренных триггеров является то, что если во время действия тактового импульса на информационных входах синхронного триггера произойдет даже кратковременное изменение сигнала, приводящее к изменению состояния триггера, то это немедленно скажется на его выходе. Несколько иначе работают двухступенчатые синхронные триггеры, которые называют MS-триггерами (от английского Master — Slave: Хозяин — Раб). Эти триггеры состоят из двух элементов памяти, соединенных так, как это, например, показано на рисунке 3.9. Этот триггер имеет два входа синхронизации С1 и С2. Запись осуществляется путем последовательной подачи двух синхронизирующих сигналов сначала на вход С1, а затем на С2. Поэтому такой триггер называется двухтактным.

Рисунок 3.9 -Двухтактный R-S триггер M-S-типа

Однако управление двухтактным триггером требует усложнения схемы управления. Поэтому применяются двухступенчатые однотактные триггеры, которые строятся с использованием различных схемотехнических приемов задержки переключения второго триггера.

Однотактные двухступенчатые триггеры

Двухступенчатая структура триггера отображается на условном графическом обозначении в виде двух букв Т, как показано на рисунке 3.10.

Рисунок 3.10 — Условное графическое обозначение двухступенчатых триггеров

О двухступенчатых триггерах говорят также, что они управляются импульсом. Действительно, для полного цикла работы двухступенчатого триггера необходимо два перепада синхронизирующего сигнала.

На рисунке 3.11 представлен RS-триггер с запрещающими связями, а на рисунке 3.12 с инвертором.

Рисунок 3.11 — Однотактный RS-триггер M-S-типа с запрещающими связями

Рисунок 3.12 — Однотактный R-S триггер M-S-типа с инвертором

логический схема регистр триггер

Передним фронтом тактового импульса записывается информация, определяемая уровнем сигналов на информационных входах триггера, в первый элемент памяти, называемый управляющим (М). Спад тактового импульса вызывает перезапись информации из управляющего элемента в управляемый (S). После окончания тактового импульса изменения информации на входах R и S управляющего триггера не воспринимаются. Процесс записи проиллюстрирован на рисунке 3.13.

Рисунок 3.13 — Временне диаграммы процесса записи в однотактный R-S триггер M-S-типа

Пунктирными линиями на рисунках 3.11 и 3.12 показаны обратные связи, превращающие RS-триггер в Т-триггер, временные диаграммы работы которого показаны на рисунке 3.14.

Рисунок 3.14 — Временные диаграммы работы Т-триггера

Двухступенчатые синхронные триггеры выпускаются в виде отдельных ИМС. На рисунке 3.15 показаны условные графические обозначения ИМС типов 155ТМ2 и 155ТВ1.

Рисунок 3.15 — Условные графические обозначения ИМС типов 155ТМ2 и 155ТВ1

ИМС 155ТМ2 содержит два синхронных D-триггера, управляемых передним фронтом синхронизирующего импульса. Триггеры имеют внутренние управляющие R и S входы, функционирующие независимо от синхронизирующих сигналов.

Синхронный JK-триггер 155ТВ1, изображенный на рисунке 3.15, также имеет независимое управление по входам S и R. Триггер тактируется спадом импульса и имеет по три информационных входа J и К. Одноименные входы объединены в нем по схеме И.

Обычно в сериях ИМС, выпускаемых промышленностью, D-триггеры переключаются фронтом импульса, а JK-триггеры — импульсом.

Отметим, что двухступенчатые синхронные триггеры реагируют на изменения информационных сигналов во время действия тактовых импульсов. Если перед приходом тактового импульса информационные входы имели состояние, при котором триггер не должен изменить свое состояние, а во время действия тактового импульса информационные входы даже на короткое время воспримут сигналы, приводящие к изменению состояния триггера, то это изменение произойдет обязательно. Поэтому рассматриваемые триггеры следует применять лишь там, где исключена возможность изменения информационных сигналов во время действия синхронизирующего импульса.

Несколько иначе работают двухступенчатые синхронные триггеры, переключаемые фронтом или спадом импульса. Такие триггеры реагируют лишь на сигналы, которые имеются на информационных входах в момент действия активного фронта или спада синхронизирующего импульса. В остальные моменты времени информационные входы триггера заблокированы, и сигналы на них не воспринимаются. Поэтому триггеры, переключаемые фронтом или спадом импульса, имеют более высокую помехозащищенность по сравнению с триггерами, переключаемыми импульсом.

Большая Энциклопедия Нефти и Газа

Двухступенчатые триггеры имеют две ступени запоминания информации, которые тактовым импульсом управляются таким образом, что в начале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе триггера.  [1]

Двухступенчатые триггеры содержат две ячейки памяти рис. 10 — 8), запись информации в которые происходит последовательно в разные моменты времени.  [2]

Двухступенчатые триггеры MS-структуры условно обозначают двумя буквами ТТ, что отображает их внутреннее устройство.  [3]

Среди двухступенчатых триггеров имеется универсальный — триггер типа JK. JK-тригтер — синхронный двухступенчатый триггер, имеющий два информационных входа J и К.  [4]

Микросхема представляет собой двухступенчатый триггер с входной логикой.  [5]

Логические структуры двухступенчатых триггеров , как правило, сложнее структуры одноступенчатых, но при изготовлении их по интегральной технологии это не играет большой роли.  [6]

Тактирующий вход двухступенчатых триггеров показывают как прямой статический.  [7]

Для устойчивой работы двухступенчатого триггера длительность синхросигналов tcc должна быть больше времени переключения триггера 4ть используемого в качестве ведущего, а пауза между синхросигналами больше, чем время переключения 4т2 ведомого триггера.  [9]

Принцип построения схем асинхронных и стробируемых двухступенчатых триггеров с задержанной выдачей информации, в которых в качестве вспомогательной схемы запоминания используется триггер, поясняется схемой на рис. 1 — 10 в. Эта схема, так же как и схема на рис. ЫОД состоит из двух стробируемых триггеров со статическими входами, только управление основным триггером здесь организовано по-другому.  [10]

Регистр построен на двухступенчатых триггерах мастер-помощник. Если на входы разрешения записи WEA c поданы напряжения низкого уровня, триггеры-мастер а примут входные данные. Данные передаются триггерам-помощникам в момент положительного перепада на тактовом входе С.  [12]

Из описания работы следует, что двухступенчатый триггер ведет себя подобно триггеру с инверсным динамическим управлением, хотя обе его ступени имеют статическое управление.  [13]

Счетчик может быть реализован с использованием двухступенчатых триггеров Т со счетным входом. Схема двоичного трехразрядного суммирующего счетчика представлена на рис. 4.42. В этой схеме исходное состояние счетчика устанавливается подачей сигнала по шине Уст.  [15]

Двухступенчатые триггеры со статическим управлением

Особенность работы двухступенчатых триггеров заключается в том, что запись информации в первую ступень триггера производится при поступлении единичного значения сигнала на вход С, а перезапись во вторую ступень осуществляется по окончании действия управляющего сигнала на входе С (С=0). В одноступенчатых синхронных триггерах со статическим управлением, рассмотренных выше, подготовка записываемой информации должна осуществляться до прихода управляющего сигнала на вход С. В двухступенчатых триггерах смена входной информации может происходить и во время действия управляющего сигнала, так как перезапись информации из первой ступени во вторую происходит по окончании его действия. Следовательно, в двухступенчатых триггерах входная и выходная ступени тактируются «антисинхронно». Следствие этого – отсутствие режима прозрачности триггера при любом уровне синхросигнала. Это позволяет реализовать любые типы триггеров, свободные от режимов генерации, и дает возможность построения синхронных цифровых автоматов без опасных временных состязаний.

Двухступенчатые триггеры строятся несколькими способами:

– с разнополярным управлением;

– с запрещающими связями.

В первом варианте антисинхронное тактирование обеспечивается тем, что триггер первой ступени имеет прямой статический вход С, а триггер второй ступени – инверсный.

Во втором варианте ступени одинаковы по типу входа синхронизации С, а для их антисинхронного управления в цепь тактовых сигналов включен инвертор (рисунок 14, б).

Рисунок 14 – Двухступенчатый RS-триггер со статическим управлением. Условное графическое обозначение (а) и упрощенная логическая схема (б)

В такой схеме возможны временные состязания сигналов: входной триггер состязается с инвертором. Если триггер переключится быстрее инвертора, то его новое состояние может успеть «проскочить» в выходной триггер, так как инвертор не успеет заблокировать входы этого триггера. Несмотря на это, вариант с инвертором находит широкое применение, при его проектировании просто заботятся об обеспечении нужного соотношения задержек инвертора и входного триггера.

Следует помнить, что разрешающим уровнем сигнала синхронизации считается тот, который переписывает информацию из входной ступени в выходную, так как именно при этом новая информация появляется на выходе триггера. Поэтому на рисунке 14, а вход С инверсный статический.

В третьем варианте сигналы блокировки второй ступени берутся со входов внутреннего асинхронного RS-триггера первой ступени.

Необходимо отметить, что в схеме на рисунке 14, как и в схеме одноступенчатого синхронного RS-триггера (10), одновременная подача единичных сигналов на входы S, R, C вызывает неопределенное состояние триггера. Этот недостаток устранен в схеме JK-триггера.

JK-триггер. УГО и логическая схема JK-триггера приведены на рисунке 15.

Рисунок 15 – Двухступенчатый JK-триггер со статическим управлением. Условное графическое обозначение (а) и упрощенная логическая схема (б)

Отличие в построении схемы JK-триггера от RS-триггера (рисунок 14) заключается во введении обратных связей с выходов триггера на его входы. В одноступенчатых RS-триггерах со статическим управлением (рисунок 10) обратные связи ведут к опасности появления в схеме режима генерации. Например, при С=1, триггеру, находящемуся в состоянии Q, разрешен прием состояния и он переключается. После этого, если значение сигнала С остается единичным, то повторяется та же ситуация – триггер примет состояние Q и вновь переключится. Таким образом, пока С=1, схема ведет себя как генератор. Для исключения режима генерации в триггерах с обратными связями (JK-триггер и Т-триггер) применяют непрозрачные триггеры (двухступенчатые со статическим управлением или с динамическим управлением).

Работа JK-триггера (рисунок 15) описывается таблицей состояний (таблица 6).

Таблица 6 – Таблица состояний двухступенчатого JK-триггера со статическим управлением

Из таблицы состояний следует, что для первых трех комбинаций сигналов на входах J, K, C JK-триггер работает как синхронный RS-триггер (таблица 4). При четвертой комбинации входных сигналов J = K = C = 1 JK-триггер переходит в счетный режим благодаря обратным связям. В этом случае каждый тактовый импульс на входе С меняет состояние триггера на противоположное Тем самым выполняется логическая функция «Сложение по модулю два» предыдущего состояния триггера Q_t и единичного сигнала на входе С, т.е. JK-триггер выполняет функцию Т-триггера.

JK-триггер является универсальным. На его основе в зависимости от способа использования входов можно реализовать схемы двухступенчатых RS-, T-, D-триггеров. На рисунке 16 представлены различные варианты включения универсального JK-триггера.

Рисунок 16 – Схема использования JK-триггера в качестве RS-триггера (а), синхронного Т-триггера (б), асинхронного Т-триггера (в) и D-триггера (г)

T-триггер. Как отмечалось выше, этот триггер реализует логическую функцию «Сложение по модулю два». С приходом каждого импульса на счетный вход Т состояние триггера меняется на противоположное, что соответствует арифметическому сложению без учета единицы переноса. Т-триггер может быть построен на базе двухступенчатых синхронных RS-, D- или JK-триггеров. На рисунке 17 представлен Т-триггер на основе RS- и D-триггеров. Реализация Т-триггера на основе JK-триггера показана на рисунке 16, б и в.

Рисунок 17 – Схема реализации Т-триггера на основе двухступенчатого RS-триггера (а) и на основе D-триггера (б)

Представленный на рисунке 16, б синхронный Т-триггер на основе JK-триггера может работать в двух режимах – счетном и хранения (таблица 6). Эти режимы обеспечиваются подачей на вход Т единичного и нулевого сигналов соответственно и аналогичны режимам JK-триггера.

Работа Т-триггера поясняется таблицей состояний (таблица 7) и временными диаграммами (рисунок 18).

Таблица 7 – Таблица состояний Т-триггера

Рисунок 18 – Временные диаграммы работы Т-триггера

Из временных диаграмм следует, что Т-триггер делит частоту входных импульсов на два, т.е. Т-триггер является основой для построения делителей частоты импульсов.

По данным таблицы 7 можно записать характеристическое уравнение Т-триггера в СДНФ:

. (9)

Из логической функции (9) следует, что Т-триггер действительно выполняет логическую функцию «Сложение по модулю два».