Зачем нужен выход групповой перенос в шифраторе

6

Работает клавиатура следующим образом

В шифраторах также необходимо учесть возможность расширения числа информационных входов за счёт одновременного использования нескольких шифраторов, включенных определённым образом. При этом целесообразно добавить вход разрешения работы данного шифратора (EI — enable input) и выход разрешения работы для других шифраторов (EO — enable output).

Учитывая такую возможность, создают приоритетные шифраторы, в которых все входы оказываются с разными приоритетами. Тогда при одновременной подаче активных сигналов на несколько входов шифратор формирует на выходах код входа с максимальным приоритетом.

Одновременно на нескольких входах может присутствовать активный сигнал, что должно приводить к строго определённому коду на выходах.

Другое решение возможно путём добавления специального выхода группового переноса (GS), активный сигнал на котором появляется только в том случае когда хотя бы на один из входов поступает активный сигнал. При таком решении считывание информации с выходов шифратора осуществляется лишь при наличии активного сигнала на выходе группового переноса, что гарантирует однозначное преобразование унитарного кода в параллельный двоичный код.

Каждому входу с активным сигналом соответствует определённая комбинация выходных сигналов. Но ведь может быть случай, когда на всех входах присутствуют пассивные сигналы. Но при этом на выходах будет присутствовать какая-то определённая комбинация, которая соответствует наличию активного сигнала на определённом входе. Окажется, что наличие любого сигнала на этом входе приводит к одной и той же комбинации выходных сигналов, что приводит к нарушению логики работы узла. Эта проблема решается двумя способами. Можно исключить соответствующий вход у шифратора и учитывать соответствующее состояние выходных сигналов как исходное или соответствующее активному состоянию сигнала на отсутствующем входе. Такое решение используется в микросхеме К555ИВ3, выполненной по технологии ТТЛ.

При n выходах простейший полный шифратор должен иметь 2n входов. Можно предполагать, что активный сигнал поступает только на один из входов в данный момент времени.

Шифраторы осуществляют преобразование унитарного кода в параллельный двоичный код, то есть они выполняют операцию, обратную дешифрированию.

Лекция №19. Шифраторы. Мультиплексор, демультиплексор. Сумматоры.

Особенности в работе шифратора:

С учётом всех замечаний рассмотрим работу приоритетного шифратора КМ555ИВ1, функционирование которого описывается таблицей 2.2, а условное обозначение этого шифратора предложено на рисунке 2.11.

Символ b указывает на то, что состояние соответствующего сигнала не имеет значение. Обратите внимание на то, что по всем входам и выходам активным сигналом является уровень логического нуля. Таблица функционирования (истинности) шифратора позволяет при необходимости синтезировать полную схему на элементах типа И-НЕ, ИЛИ-НЕ.

Особенности формирования выходных сигналов группового переноса GS и сигнала разрешения на выходе EO:

Для сигнала группового переноса справедливо:

Сигнал разрешения на выходе (EO) равен нулю только на одном наборе входных переменных. Обратим внимание именно на этот набор, записав конституэнту единицы для него:

Тогда выходной сигнал EO будет равен:

Рис. 2.11. – Условное обозначение шифратора.

Шифраторы могут быть использованы для формирования кода нажатой клавиши, то есть при организации клавиатуры. Если количество клавиш не превышает число информационных входов выбранного шифратора, то схема клавиатуры предложена на рисунке 2.12.

Рис. 2.12. – Способ организации простейшей клавиатуры.

При необходимости увеличения числа клавиш выход EO следует подключить к входу EI следующей микросхемы, как указано на рисунке.

Клавиатура содержит восемь клавиш SB1-SB8, восемь резисторов R1-R8 и один шифратор на микросхеме КМ555ИВ1. Благодаря тому, что вход EI подключен к общему проводу, на этом входе присутствует логический нуль, разрешается работа микросхемы шифратора. То есть шифратор будет реагировать на подачу нуля на информационные входы.

При отсутствии нажатых клавиш на всех информационных входах присутствуют единичные уровни благодаря тому, что входы микросхемы соединены с источником питания через резисторы. Сопротивления резисторов выбираются равными нескольким килоомам (2КОма). При нажатии, например, на клавишу SB1 подаётся нуль на нулевой вход шифратора, что приводит к формированию на выходе группового переноса GS активного уровня, то есть нуля. В то же время на выходе EO формируется пассивный сигнал, равный уровню единицы, что блокирует по входу работу тех микросхем, которые подключены к данной микросхеме. Таким образом реализуется максимальный приоритет у клавиш, подключенных к данному шифратору. На информационных выходах формируется код нажатой клавиши. Если нажать какую-либо другую клавишу, то на информационных выходах соответствующим образом изменится код. У входа с большим номером приоритет выше. То есть, если нажаты, например, одновременно клавиши на входах 4 и 5, на выходах сформируется код y 2 y 1 y 0 = 101. Это соответствует коду пятого входа.

Если предполагается ввод кода нажатой клавиши в микропроцессорную систему, то признак нажатия клавиши может быть использован как сигнал прерывания работы системы. По этому сигналу система должна принять информацию с клавиатуры.

При использовании нескольких микросхем шифраторов возникнет необходимость разумным образом с помощью дополнительных логических элементов сформировать выходной код, который соответствовал бы нажатой клавише. Признак нажатой клавиши также потребует применения дополнительной логики.

Работа восьмивходового полного шифратора задается следующей таблицей истинности:

Shemotehnika konspekt lektsii

вующее десятичной цифре 5. При этом x3x2x1x0 =0101. Дешифратор сформирует нули на выходах a, c, d, f, g. На светодиодном индикаторе будет светиться цифра 5, как показано на рисунке 2.8.

Рис. 2.9. – Схема подключения светодиодов семисегментного индикатора к специальному дешифратору Если требуется формировать с помощью индикатора более сложные симво-

лы, то придётся управлять каждым сегментом индикатора.

Поскольку светодиодный индикатор выполняется как законченное изделие, то на электрических схемах целесообразно использовать его условное графическое обозначение, а не изображать каждый светодиод, как показано на рисунке

2.9. Пример изображения семисегментного индикатора предложен на рисунке

2.10. Звёздочка в символе функции обозначает, что это не логический элемент, буква H является символом индикатора, 7S указывает на число сегментов. Информационные входы обозначены как инвертирующие, то есть активным сигналом на них является нуль. На вход U подаётся питание.

Для управления жидкокристаллическими индикаторами используются аналогичные дешифраторы. Особенностью жидкокристаллических индикаторов является необходимость применения генератора импульсов для обеспечения коммутации полярности подводимого к элементам индикации напряжения. Импульсы с генератора подаются одновременно на общий для индикатора вход питания и в качестве сигнала управления выходными цепями дешифратора. Одновременно в этом случае меняется как состояние питающего сигнала, так и происходит поразрядное инвертирование всех выходных сигналов дешифратора. Такое управление жидкокристаллическим индикатором существенно продляет срок его службы.

Рис. 2.10. – Условное обозначение семисегментного индикатора Дешифраторы находят широкое применение. В составе компьютеров, на-

пример, дешифраторы позволяют адресоваться к определённому устройству, модулю, с которым в данный момент осуществляется обмен информацией. Чтобы обратиться именно к определённому устройству, достаточно подключить вход разрешения работы этого устройства к определённому выходу дешифратора, а входы дешифратора использовать для задания адреса устройства.

Дешифраторы могут находить и неожиданное применение. Например, дешифратор может быть использован как основной узел цифрового замка. При программировании определённый выход дешифратора через усилитель подключается к электромагниту замка. На лицевую сторону двери ставятся кнопки, которые управляют адресными входами дешифратора и входом разрешения работы. На

адресных входах одновременно нажимаются кнопки, соответствующие выбранному при программировании выходу. Каждая кнопка может переключать вход дешифратора с уровня логического нуля на уровень логической единицы и наоборот. Можно упростить кнопки путём предварительной подачи с помощью резисторов на каждый вход определённого уровня, например, уровня единицы. Тогда нажатие кнопки приводит к подаче на соответствующий вход уровня нуля. Последней нажимают кнопку, которая подаёт на вход разрешения работы дешифратора активный сигнал. Если при этом комбинация нажатых кнопок правильная, то на электромагнит поступает ток, который заставит электромагнит открыть дверь. Если же набрана ошибочная комбинация, то можно включить специальную сирену. Условием включения сирены может быть отсутствие активного сигнала на входе усилителя электромагнита при наличии активного сигнала на входе разрешения дешифратора. То есть достаточно к дешифратору добавить двухвходовой конъюнктор для подключения сирены. Выбор выхода дешифратора с n адресными входами при программировании можно осуществить, например, с помощью переключателя на 2 n положений.

(Попробуйте предложить функциональную схему электронного замка на дешифраторе с четырьмя адресными входами и входом разрешения с активным нулём, подключив усилитель электромагнита к выбранному вами выходу с требуемой комбинацией сигналов).

С помощью дешифратора легко реализовать бегущий огонь на цепи светодиодов или ламп накаливания, которые через усилители подключаются к выходам дешифратора. Если на входы дешифратора подавать импульсы с частотами f, f/2, f/4, …, то активный сигнал поочерёдно будет появляться на выходах 0, 1, 2, 3, … Временные диаграммы входных сигналов в предложенном случае будут подобны входным сигналам x3, x2, x1 , показанным на рисунке 1.4.

(Подумайте, на какой вход дешифратора надо подавать сигналы с максимальной частотой, а на какой вход следует подавать минимальную частоту, чтобы активный сигнал появлялся на выходах в указанном порядке).

Шифраторы осуществляют преобразование унитарного кода в параллельный двоичный код, то есть они выполняют операцию, обратную дешифрированию. При n выходах простейший полный шифратор должен иметь 2 n входов. Можно предполагать, что активный сигнал поступает только на один из входов в данный момент времени. Обратим внимание на две особенности в работе шифратора.

Во-первых, каждому входу с активным сигналом соответствует определённая комбинация выходных сигналов. Но ведь может быть случай, когда на всех входах присутствуют пассивные сигналы. Но при этом на выходах будет присутствовать какая-то определённая комбинация, которая соответствует наличию активного сигнала на определённом входе. Окажется, что наличие любого сигнала на этом входе приводит к одной и той же комбинации выходных сигналов, что приводит к нарушению логики работы узла. Эта проблема решается двумя способами. Можно исключить соответствующий вход у шифратора и учитывать соответствующее состояние выходных сигналов как исходное или соответствующее активному состоянию сигнала на отсутствующем входе. Такое решение используется в микросхеме К555ИВ3, выполненной по технологии ТТЛ. Другое решение возможно путём добавления специального выхода группового переноса (GS), активный сигнал на котором появляется только в том случае когда хотя бы на один из входов поступает активный сигнал. При таком решении считывание информации с выходов шифратора осуществляется лишь при наличии активного сигнала на выходе группового переноса, что гарантирует однозначное преобразование унитарного кода в параллельный двоичный код.

Во-вторых, одновременно на нескольких входах может присутствовать активный сигнал, что должно приводить к строго определённому коду на выходах. Учитывая такую возможность, создают приоритетные шифраторы, в которых все входы оказываются с разными приоритетами. Тогда при одновременной подаче активных сигналов на несколько входов шифратор формирует на выходах код входа с максимальным приоритетом.

В шифраторах также необходимо учесть возможность расширения числа информационных входов за счёт одновременного использования нескольких шифраторов, включенных определённым образом. При этом целесообразно добавить вход разрешения работы данного шифратора (EI — enable input) и выход разрешения работы для других шифраторов (EO — enable output). С учётом всех замечаний рассмотрим работу приоритетного шифратора КМ555ИВ1 [5], функционирование которого описывается таблицей 2.2, а условное обозначение этого шифратора предложено на рисунке 2.11.

Зачем нужен выход групповой перенос в шифраторе

Приоритетный шифратор с дополнительными входами и выходами.

В шифраторах на интегральных схемах часто используются следующие дополнительные сигналы:

• • входной сигнал включения шифратора — EI (enable input). Сигнал ?7=1 позволяет включить шифратор для приема информационных входных сигналов Х_т, а сигнал ?7 = 0 — выключить его для смены входной информации;
• • выходной сигнал, называемый групповым сигналом, — GS (,group signal), фиксирующий при GS = 1 и EI = 1 (включенном шифраторе) активное состояние одного из входов (Х_т = 1) шифратора и появление выходного кода Y_{N v}..Y_tY₀;
• • выходной сигнал разрешения — ЕО(enable output), указывающий при ЕО = 1 и EI = 1 на пассивное состояние всех входов шифратора (Х_т = 0 для т = О, 1,2,М — 1).

Сигналы EI и ЕО предназначены для каскадирования приоритетных шифраторов, сигнал GS — для запроса прерываний по вектору Y= Y_n__v..Y _{n ). Шифраторы (CD , coder ) выполняют функцию, обратную функции дешифратора. При поступлении сигнала на один из входов шифратора на его выходах формируется код, соответствующий номеру этого входа.}

Полный шифратор (m – n ) имеет m = 2 n входов и n выходов, если m ШИФРАТОРЫ/ДЕШИФРАТОРЫ

Шифратор, (называемый так же кодером) — устройство, осуществляющее преобразование десятичных чисел в двоичную систему счисления. Пусть в шифраторе имеется m входов, последовательно пронумерованных десятичными числами (0, 1, 2, 3, . m — 1), и n выходов. Подача сигнала на один из входов приводит к появлению на выходах n- разрядного двоичного числа, соответствующего номеру возбужденного входа.

Очевидно, трудно строить шифраторы с очень большим числом входов m, поэтому они используются для преобразования в двоичную систему счисления относительно небольших десятичных чисел. Преобразование больших десятичных чисел осуществляется методами, приведенными в справочнике «Системы счисления»

Шифраторы широко используются в разнообразных устройствах ввода информации в цифровые системы. Такие устройства могут снабжаться клавиатурой, каждая клавиша которой связана с определенным входом шифратора. При нажатии выбранной клавиши подается сигнал на определенный вход шифратора, и на его выходе возникает двоичное число, соответствующее выгравированному на клавише символу.

КОМБИНАЦИОННЫЕ УСТРОЙСТВА

Устройства, оперирующие с двоичной (дискретной) информацией, подразделяются на два класса: комбинационные и последовательностные.

Комбинационные устройства (КУ) характеризуются отсутствием памяти.

Сигналы на их выходах в любой момент времени однозначно определяются сочетанием сигналов на входах и не зависят от предыдущих сигналов.

Схемными признаками таких устройств является отсутствие цепей обратной связи с выхода на вход. К КУ относятся сумматоры, дешифраторы, шифраторы, преобразователи кодов, мультиплексоры, демультиплексоры, схемы сравнения кодов и т.д.

Сумматоры. Сумматоры представляют собой функциональные цифровые устройства, выполняющие операцию сложения чисел. В цифровой технике суммирование осуществляется в двоичном или, реже, в двоично-десятичном коде. По характеру действия сумматоры подразделяются на комбинационные и накопительные. В свою очередь, каждый из сумматоров, оперирующий с многоразрядными числами, в зависимости от способа их сложения может быть отнесен к последовательному или параллельному типу. Сумматор имеет n входов разрядов слагаемого А, n входов разрядов слагаемого В и вход переноса cr (carry — перенос). Выходами сумматора являются n выходов разрядов суммы S и выход переноса (переполнения) CR. Сумматор характеризуется четырьмя значениями задержки распространения:

T_Crs — от подачи входного переноса до установления всех выходов суммы. При постоянном уровне на всех входах слагаемых (а и b);

T_As — от одновременной подачи всех слагаемых до установления всех выходов суммы при постоянном уровне на входе переноса (выходной CR не учитывается);

TcrCR — от подачи входного переноса до установления выходного CR при постоянном уровне на входах слагаемых;

Tacr — от подачи всех слагаемых до установления выходного переноса CR при постоянном уровне на входах слагаемых.

Как последовательные, так и параллельные сумматоры строятся на основе одноразрядных суммирующих схем. Примером сумматора может быть микросхема серии К155ИМ2.

Шифратором называется комбинационное устройство, преобразующее унитарный код, подаваемый на входные шины, в соответствующий код на выходах.

Задача шифратора сформировать код. На ввод шифратора могут подаваться различные сигналы: логический «0» через контакты кнопок клавиатуры управления или сигналы с других устройств, но во всех случаях в шифраторе происходит преобразование одного сигнала в n-разрядный код. На рисунке представлена схема шифратора на диодах. На следующей схеме (рисунок) если нажать на несколько кнопок сразу, а затем отпустить, то на выходе шифратора будет код последней отпущенной кнопки.

Если ни одна кнопка не нажата, то на выходах 1-2-4-G МС 1 устанавливается сигнал с уровнем логической единицы. При нажатии на одну из кнопок на выходе 1-2-4 появляется сигнал инверсного кода, соответствующий номеру нажатой кнопки, а на G-“0”. При отпускании кнопки здесь (на G) будет 1 и поэтому сигнал ДД2 запишет на выход код этой кнопки.

Рассмотрим подробнее структуру МС шифратора.

Классический шифратор имеет m входов и n выходов, и при подаче сигналов на один из входов (обязательно на один и не более) на выходе узла появляется двоичный код номера возбужденного выхода.

Число входов и выходов такого шифратора связано соотношением m=2 n .

Для построения шифратора можно использовать схемы ИЛИ — по одной на каждый выход. При этом схема разбивается на n простых фрагментов. К входу элементов ИЛИ каждого выходного разряда должны быть подключены те входы шифратора, в двоичном представлении номера которых есть

единица в данном разряде. Так, к ИЛИ младшего разряда формируемого выходного кода должны быть подключены все нечетные входы, поскольку у всех нечетных номеров и только у них в младшем разряде содержится единица. Функциональная схема такого шифратора представлена на рисунке. Эту схему можно преобразовать по формулам де Моргана. В новом варианте вместо схемы ИЛИ будут И-НЕ.

Совместно с шифратором в состав кодирующих узлов может входить схема выделения старше единицы. Эта схема преобразует m-разрядное слово следующим образом: все старшие нули и самая старшая единица входного кода пропускается на вход без изменения; все разряды более младшие, чем старшая единица, заменяются нулями. На схеме на входы а₀,а₁,а₂и поступает преобразуемое слово (а₀— младший разряд, а₂— старший разряд), на вход EI (от enable in) — входной сигнал разрешения. При EI=1 схема работает следующим образом: любое число старших нулей порождает на выходах своих разрядов единицы и никак не влияет на работу элементов И-НЕ более младших разрядов. Любая самая старшая единица порождает на соответственном выходе нуль (активный низкий уровень выхода) и запирает все более младшие элементы И-НЕ, устанавливая на их выходах не активный высокий уровень. При этом низкий уровень появляется и на выходе EO (от enable out) — выходе разрешения.

Если разрядность обрабатываемого слова (число входных сигналов) превышает разрядность схемы, то слово разбивается на группы и выход EO более старшей группы подается на вход EI более младшей. При таком включении единица, поступившая на любой вход любой группы, запрет не только все более младшие разряды своей группы, но по цепи EO-EI и все более младшие группы. На выходах всей схемы останется только самая старшая единица входного слова, представленная активным низким уровнем.

Если к выходу схемы выделение старше единицы подключить шифратор, то в сумме получится функциональный узел приоритетного шифратора (priority encoder), формирующий в двоичном коде номе самой старшей единицы из всех, присутствующих во входном слове.

С выходами рассмотренной схемы хорошо стыкуются входы шифратора, двойственного по отношению к рассмотренному ранее (то есть на элемент И-НЕ): инверсным выходом одной схемы (битовое деление старше единицы) будут соответствовать инверсные входы другой, и весь приоритетный шифратор будет построен на технологичных элементах без лишних инверторов.

Если во входном слове присутствует только одна единица, то приоритетный шифратор будет выполнять функцию обычного шифратора. Поэтому МС обычных шифраторов не встречаются почти ни в одной серии, а приоритетные шифраторы — в составе многих серий.

Зачем нужен выход групповой перенос в шифраторе

Основные определения, термины
и понятия по военно-технической подготовке

• Военно-техническая подготовка
• Тактитка зенитных ракетных войск
• Боевое применение зенитного ракетного комплекса

4.2. Основные элементы вычислительной техники

4.2.1. Логический базис И-ИЛИ-НЕ

Нижний уровень в иерархии цифровой аппаратуры занимают логические элементы . Это наименьшие функциональные части, из которых складываются цифровые устройства при их логическом проектировании и конструктивно- технологическом исполнении. Логические элементы реализуют простейшие функции или системы функций в соответствии с формулами алгебры логики (И, ИЛИ, НЕ, и др.).

Базовый элемент

Условное обозначение

4.2.2. Триггеры

Триггеры — это устройства с двумя состояниями. Они предназначены для запоминания двоичной информации. Триггеры широко используются для построения цифровых устройств с памятью, таких как счётчики, последовательные порты или цифровые линии задержки, применяемые в составе цифровых фильтров.

Рис 1. Схема простейшего триггера, построенного на инверторах.

В схеме любого триггера может быть только два состояния — на выходе Q присутствует логическая единица и на выходе Q присутствует логический ноль. Если логическая единица присутствует на выходе Q, то на инверсном выходе триггера будет присутствовать логический ноль, который после очередного инвертирования подтверждает уровень логической единицы на выходе Q. И наоборот, если на выходе триггера Q присутствует логический ноль, то на инверсном выходе будет присутствовать логическая единица.

4.2.3. Регистры.

Регистр — устройство, используемое для хранения n-разрядных двоичных данных и выполнения преобразований над ними.

Регистр представляет собой упорядоченный набор триггеров, обычно D-, число n которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное[уточнить] цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.

Основой построения регистров являются: D-триггеры, RS-триггеры, JK-триггеры.

Операции в регистрах

Типичными являются следующие операции:

• приём слова в регистр (установка состояния);
• передача слова из регистра;
• сдвиг слова влево или вправо на заданное число разрядов в сдвиговых регистрах;
• преобразование последовательного кода слова в параллельный и обратно;
• установка регистра в начальное состояние (сброс).

Классификация регистров

Регистры классифицируются по следующим видам:

• накопительные (регистры памяти, хранения);
• сдвигающие или сдвиговые.
• В свою очередь сдвигающие регистры делятся:
• по способу ввода-вывода информации:
• параллельные: запись и считывание информации происходит одновременно на все входы и со всех выходов;
• последовательные: запись и считывание информации происходит в первый триггер, а та информация, которая была в этом триггере, перезаписывается в следующий — то же самое происходит и с остальными триггерами;
• комбинированные;
• по направлению передачи информации:
• однонаправленные;
• реверсивные.

Типы регистров

Регистры различают по типу ввода (загрузки, приёма) и вывода (выгрузки, выдачи) информации:

• С последовательным вводом и выводом информации
• С параллельным вводом и выводом информации
• С параллельным вводом и последовательным выводом.
• С последовательным вводом и параллельным выводом.

Использование триггеров с защёлками с тремя состояниями на выходе, увеличенная (по сравнению со стандартными микросхемами серии) нагрузочная способность позволяют использовать (в микропроцессорных системах с магистральной организацией) регистры непосредственно на магистраль в качестве регистров, буферных регистров, регистров ввода-вывода, магистрального передатчика и т. д. без дополнительных схем интерфейса.

Помимо вышеописанных двоичных регистров, регистр может основываться и на иной системе счисления, например троичной или десятичной.

Параллельные регистры

В параллельных (статических) регистрах схемы разрядов не обмениваются данными между собой. Общими для разрядов обычно являются цепи тактирования, сброса/установки, разрешения выхода или приема, то есть цепи управления. Пример схемы статического регистра, построенного на триггерах типа D с прямыми динамическими входами, имеющего входы сброса и выходы с третьим состоянием, управляемые сигналом EZ.

Сдвигающие (последовательные) регистры

Последовательные (сдвигающие) регистры представляют собою цепочку разрядных схем, связанных цепями переноса. Основной режим работы — сдвиг разрядов кода от одного триггера к другому на каждый импульс тактового сигнала. В однотактных регистрах со сдвигом на один разряд вправо слово сдвигается при поступлении тактового сигнала. Вход и выход последовательные (англ. Data Serial Right, DSR).

Согласно требованиям синхронизации в сдвигающих регистрах, не имеющих логических элементов в межразрядных связях, нельзя применять одноступенчатые триггеры, управляемые уровнем, поскольку некоторые триггеры могут за время действия разрешающего уровня синхросигнала переключиться неоднократно, что недопустимо. Появление в межразрядных связях логических элементов, и тем более, логических схем неединичной глубины упрощает выполнение условий работоспособности регистров и расширяет спектр типов триггеров, пригодных для этих схем. Многотактные сдвигающие регистры управляются несколькими синхропоследовательностями. Из их числа наиболее известны двухтактные с основным и дополнительным регистрами, построенными на простых одноступенчатых триггерах, управляемых уровнем. По такту С1 содержимое основного регистра переписывается в дополнительный, а по такту С2 возвращается в основной, но уже в соседние разряды, что соответствует сдвигу слова. По затратам оборудования и быстродействию этот вариант близок к однотактному регистру с двухступенчатыми триггерами.

4.2.4. Счетчики.

Счётчик числа импульсов — устройство, на выходах которого получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов. Счётчики могут строиться на двухступенчатых D-триггерах, T-триггерах и JK-триггерах.

Основной параметр счётчика — модуль счёта — максимальное число единичных сигналов, которое может быть сосчитано счётчиком. Счётчики обозначают через СТ (от англ. counter).

по числу устойчивых состояний триггеров:

• на двоичных триггерах
• на троичных триггерах
• на n-ичных триггерах

по модулю счёта:

• двоично-десятичные (декада)
• двоичные
• с произвольным постоянным модулем счёта
• с переменным модулем счёта

по направлению счёта:

по способу формирования внутренних связей:

• с последовательным переносом
• с ускоренным переносом
• с параллельным ускоренным переносом
• со сквозным ускоренным переносом
• с комбинированным переносом
• кольцевые

по способу переключения триггера:

• синхронные
• асинхронные
• счетчик Джонсона

Рис 2. Двухразрядный двоичный асинхронный суммирующий счётчик с последовательной организацией переноса на JK-триггерах. Наклонная черточка на C-входе JK-триггеров указывает, что изменение состояния триггеров происходит по фронту сигнала.

4.2.5. Сумматоры.

Сумматор — устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов.

Классификация сумматоров

В зависимости от формы представления информации различают сумматоры аналоговые и цифровые.

По способу реализации:

• механические.
• электромеханические.
• электронные.
• пневматические.

По принципу действия:

• На счётчиках, считающие количества импульсов входного сигналах.
• Функциональные, выдающие на выходах значения логической функции суммы по модулю и логической функции разряда переноса: каждый раз вычисляющие функцию разряда суммы по модулю и функцию разряда переноса с таблицами заранее вычисленных значений функции разряда суммы по модулю и значений функции разряда переноса записанных в: ПЗУ, ППЗУ (аппаратные) или ОЗУ (аппаратные и программные).

По архитектуре:

• Четвертьсумматоры — бинарные (двухоперандные) сумматоры по модулю без разряда переноса, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма по модулю.
• Полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший) разряд.
• Полные сумматоры — тринарные (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.

По способу действия :

• Последовательные (одноразрядные), в которых обработка разрядов чисел ведётся поочерёдно, разряд за разрядом, на одном и том же одноразрядном оборудовании.
• Параллельнопоследовательные, в которых одновременно параллельно складываются по несколько разрядов, объединённых в группы.
• Параллельные (многоразрядные), в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.

По способу организации переноса:

• С последовательным переносом (Ripple-carry adder).
• С ускоренным групповым переносом (Carry-lookahead adders).
• Сумматор с условным сложением (Conditional sum adder).
• С переключением переноса (с выбором переноса) (Carry-select adder).
• С сохранением переноса (Carry-save adder).

4.2.6. Шифраторы.

Шифратор (кодер) —логическое устройство, выполняющее логическую функцию (операцию) — преобразование позиционного n-разрядного кода в m-разрядный двоичный, троичный или k-ичный код.

Двоичный шифратор выполняет логическую функцию преобразования унитарного n-ичного однозначного кода в двоичный. При подаче сигнала на один из n входов (обязательно на один, не более) на выходе появляется двоичный код номера активного входа.

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением:

n — число входов,

m — число выходных двоичных разрядов.

Троичный шифратор выполняет логическую функцию преобразования унарно n-ичного однозначного (одноединичного или однонулевого) кода в троичный. При подаче сигнала («1» в одноединичном коде или «0» в однонулевом коде) на один из n входов на выходе появляется троичный код номера активного входа.

Число входов и выходов в полном троичном шифраторе связано соотношением:

n — число входов,

m — число выходных троичных разрядов.

Число входов и выходов в полном k-ичном шифраторе связано соотношением:

n — число входов,

m — число выходных k-ичных разрядов,

k — основание системы счисления.

Приоритетный шифратор отличается от шифратора наличием дополнительной логической схемы выделения активного уровня старшего входа для обеспечения условия работоспособности шифратора (только один уровень на входе активный). Уровни сигналов на остальных входах схемой игнорируются.

4.2.7. Дешифраторы.

Дешифратор (декодер) — комбинационная схема, преобразующая n-разрядный двоичный, троичный или k‑ичный код в kn‑ичный одноединичный код, где k — основание системы счисления.

Одноединичный код — последовательность бит, содержащая только один активный бит/трит; остальные биты/триты последовательности неактивны.

Активный бит/трит — бит/трит, равный либо единице, либо нулю (зависит от реализации дешифратора).

Неактивные биты/триты — биты/триты:

либо равные значению, инверсному (NOT) значению активного бита/трита;

либо находящиеся в 3-м, высокоимпедансном состоянии.

Логический сигнал активен на том выходе, порядковый номер которого соответствует двоичному, троичному или k‑ичному коду.

Двоичный (k=2) дешифратор работает следующим образом:

на вход дешифратора двоичное слово из n бит. Количество допустимых входных комбинаций из n бит равно 2n;

на выходе у дешифратора формируется двоичное слово из числа бит, меньшего или равного 2n. В выходном слове всегда имеется один бит, активный бит, равный 1 или 0, остальные биты неактивны. Активность 0 или 1 зависит от конкретной реализации дешифратора. Неактивные биты либо все имеют состояние инверсное к активному биту, либо переводятся в 3-е, высокоимпедансное состояние.

Дешифраторы являются устройствами, выполняющими двоичные, троичные или k‑ичные логические функции (операции).

Приоритетный шифратор с дополнительными входами и выходами.

В шифраторах на интегральных схемах часто используются следующие дополнительные сигналы:

• • входной сигнал включения шифратора — EI (enable input). Сигнал ?7=1 позволяет включить шифратор для приема информационных входных сигналов Х_т, а сигнал ?7 = 0 — выключить его для смены входной информации;
• • выходной сигнал, называемый групповым сигналом, — GS (,group signal), фиксирующий при GS = 1 и EI = 1 (включенном шифраторе) активное состояние одного из входов (Х_т = 1) шифратора и появление выходного кода Y_{N v}..Y_tY₀;
• • выходной сигнал разрешения — ЕО(enable output), указывающий при ЕО = 1 и EI = 1 на пассивное состояние всех входов шифратора (Х_т = 0 для т = О, 1,2,М — 1).

Сигналы EI и ЕО предназначены для каскадирования приоритетных шифраторов, сигнал GS — для запроса прерываний по вектору Y= Y_n__v..Y_<Y₀ в микропроцессорных системах, гак как выходные сигналы Удг_₁. 7₁У₀ можно считывать только при активном уровне сигнала GS = 1.

Построим схему приоритетного шифратора 4 х 2 с дополнительными входами и выходами, правила функционирования которого заданы табл. 9.12.