Как из jk триггера сделать t триггер

8

37 Триггеры. Jr и t триггеры. Получение на основе jk-триггера rs, d и t-триггеров

JK-триггеры являются наиболее универсальными. Имеют два информационных входа: J и K. Функционирует подобно RS-триггеру с разницей, что не имеет запрещенной комбинации входных сигналов. На рис. 3.15, а дана таблица переходов, из которой видно, что при подаче на оба входа сигнала 1, на выходе триггера изменяется состояние на противоположное.

На основе JK-триггеров реализуются RS-, D— и Т-триггеры. Если использовать входы J и K, как входы S и R и исключить запрещённую комбинацию, когда на оба входа подан сигнал 1, то получим RS—триггер. Если вход К соединить с входом J инвертором, то получим D-триггер (рис.3.15, в). Если на оба входа: J и K – подать сигнал высокого уровня (установить 1) и использовать вход C для поступления сигналов, то получим T-триггер.

Т-триггер (рис. 3.15,в,) изменяет свое состояние на противоположное при поступлении на вход Т запускающего импульса. Т-триггеры называют триггерами со счетным входом. В интегральном исполнении Т-триггеры не выпускаются, так как они легко получаются из RS-, JK— или D-триггеров (рис. 3.15,д).

Т-триггер — это счетный триггер. Т-триггер имеет один вход (вспомогательные входы принудительной установки “0” и “1” не рассматриваются), куда подают тактирующие (счетные ) импульсы. После подачи каждого тактирующего импульса состояние Т-триггера меняется в обратное (инверсное) предыдущему состоянию (аналогично состоянию JK-триггера при комбинации входных переменных J=1 и K=1). Т-триггеры строятся только на базе двухступенчатых (RS, D, JK) триггеров.

Т-триггер можно синтезировать из любого типа двухступенчатого триггера. Рассмотрим пример синтеза Т-триггера из JK-триггера. Для этого Т-триггер представим как совокупность комбинационного устройства КУ и JK-триггера (рис. 3.19).

38. Параллельные и последовательные регистры на основе d-триггеров.

Регистры – устройства, предназначенные для приема хранения и передачи информации, представленной двоичным кодом. Каждому разряду двоичного кода соответствует определенный разряд регистра. С помощью регистров можно выполнять некоторые логические операции, а также преобразовывать информацию одного вида в другой (например, из последовательного кода в параллельный).

Регистр представляет собой совокупность определенным образом соединенных триггерных ячеек с устройством управления входными и выходными сигналами.

По способу ввода и вывода (приема и передачи) регистры подразделяются на параллельные, последовательные и последовательно-параллельные. Регистры с параллельным приемом и выдачей информации (регистры памяти) выполняют на основе синхронных D—триггеров. На рис. 3.17 дана упрощенная схема двух разрядов многоразрядного регистра памяти.

Поступающая информация в виде совокупности сигналов на входах (D₀, D₁ и т.д.) после выдачи сигнала записи сохраняется на входах триггеров и может храниться там неопределенно долгое время после снятия сигналовD₀, D₁. Для чтения записанной информации подается сигнал на входы шинных формирователей.

В серийных регистрах памяти предусматриваются более сложные схемы, позволяющие очистить регистр, организовать инверсию бит, обеспечить режимы параллельного и последовательного ввода информации и т.д.

Последовательные регистры (сдвиговые регистры) состоят из последовательного соединения триггеров. Под действием тактовых импульсов состояние каждого триггера передается следующему, что равносильно сдвигу кода. Ввод данных производится синхронно под действием тактовых импульсов С.

Сдвиговые регистры позволяют осуществлять логическую операцию сдвига кода записанного числа на любое количество разрядов. Сдвиг применяется для преобразования параллельного кода в последовательный и наоборот, для операций умножения и деления (сдвиг влево на один разряд – это умножение на два, вправо – деление на два).

На рис. 3.18 представлена упрощенная схема сдвигового регистра. Поданный на вход D первого триггера сигнал DR после поступления первого импульса на продвигающей шине С будет сохранен в первом D-триггере и при необходимости его можно прочесть в виде сигнала Q₀. При поступлении второго импульса на продвигающей шине С сигнал DR будет передвинут во второй триггер и появится на входе Q₁, затем после третьего импульса С – на выходе Q и т.д.

Как из jk триггера сделать t триггер

JK-триггеры подразделяются на универсальные и комбинированные. Универсальный JK-триггер имеет два информационных входа J и K. По входу J триггер устанавливается в состояние Q=1, /Q=0, а по входу K-в состояние Q=0, /Q=1.

JK-триггер отличается от RS-триггера прежде всего тем что в нем устранена неопределенность, которая возникает в RS-триггере при определенной комбинации входных сигналов.

Универсальность JK-триггера состоит в том, что он может выполнять функции RS-, Т- и D-триггеров.

Комбинированный JK-триггер отличается от универсального наличием дополнительных асинхронных входов S и R для предварительной установки триггера в определенное состояние (логической 1 или 0).

Простейший JK-триггер можно получить из синхронного RS-триггера с динамическим управлением, если ввести дополнительные обратные связи с выходов триггера на входы, которые позволяют устранить неопределенность в таблице состояний (рис. 2.50.а).

Рис. 2.50.a. Преобразование синхронного RS-триггера в JK-триггер;

Если на входы J и К подать уровень логической единицы, то получим T-триггер, который переключается каждым входным импульсом (рис. 2.50, б).

Рис. 2.50.б. Преобразование JK-триггера в T-триггер;

На рис. 2.50.в приведено условное обозначение JK-триггера и таблица состояний. При входных сигналах J=К=0 состояние триггера не изменяется, так как напряжение низкого уровня на одном входе элемента И-НЕ отменяет пpохождение сигналов от других его входов и удерживает выходной сигнал в текущем логическом состоянии.

Рис. 2.50.в. условное обозначение JK-триггера

Если на входы J и К подать взаимно противоположные уровни, то при подаче перепада напряжения на вход С выходы JK-триггера устанавливаются в такие же состояния. При подаче на входы J и К одновременно напряжений высокого уровня триггер переключается в состояние, противоположное предыдущему, если на вход синхронизации С подать перепад напряжения.

Управление полным тактовым импульсом, подаваемым на вход С, применяется для двухступенчатых триггеров (рис. 2.50.г).

Рис. 2.50.г. двухступенчатый JK-триггер;

Такой триггер тоже имеет обратные связи с выходов на входы, исключающие неопределенное состояние триггера.

Рис. 2.50.д. двухступенчатый JK-триггер на логических элементах И-НЕ
с симметричной схемой управления триггера второй ступени;

Из JK-триггера можно получить D-триггер, если вход К соединить со входом J через дополнительный инвертор (рис. 2.50,д).

Рис. 2.50.е. Схема преобразования JK-триггера в D-триггер

Микросхема TB1 (рис. 2.51) представляет собой универсальный двухступенчатый JK-триггер.

Рис. 2.51. Комбинированный JK-триггер — структура микросхемы, условное обозначение и цоколевка микросхемы ТВ1.

Триггер имеет инверсные асинхронные входы установки /S и сброса /R, т. е. с активным низким уровнем. Если на эти входы подать противоположные уровни (низкий — 0 и высокий — 1), то входы J, K и С не действуют и состояния выходов Q и /Q триггера определяются сигналами на входах /S и /R, таблица состояний (табл. 2.27).

Когда на входы /S и /R поданы напряжения высокого уровня, в триггер можно загружать информацию от входов J и K или хранить ее (см. таблицу состояний). Каждый из входов J и K снабжен логическим элементом 3И, т.е. микросхема ТВ1 имеет три входа J и три входа K. Вход синхронизации C инверсный динамический. Состояния двухступенчатого триггера переключаются фронтом и спадом положительного импульса, подаваемого на вход синхронизации C. Информация со входов J и K загружается в триггер первой ступени (элементы DD1.3 и DD1.4), когда напряжение входа C изменяется от низкого уровня к высокому (по фронту) и переносится в триггер второй ступени по отрицательному перепаду импульса синхронизации (по спаду). Сигналы на входах J и K не должны изменяться, если на входе /C присутствует напряжение высокого уровня. Состояния выходов Q и /Q будут неопределенные, если на входы /S и /R одновременно подать напряжение низкого уровня, т. е. комбинация сигналов /S=/R=0 является запрещенной.

Микросхемы ТВ6 и ТВ9, ТВ10 и TB11 содержат по два JK-триггера с общим выводом питания (рис. 2.52).

Рис. 2.52. Структура, условное обозначение и цоколевка микросхем ТВ6, ТВ9;

Рис. 2.52a. Структура, условное обозначение и цоколевка микросхемы ТВ10;

Вход синхронизации С у всех триггеров инверсный динамический, поэтому данные от входов J и К переносятся на выходы Q и /Q по отрицательному перепаду импульса С. Когда импульс на входе С переходит от высокого уровня к низкому, сигналы на входах J и К не должны изменяться. Информацию от входов J и К следует загружать в триггер, когда на входе С присутствует напряжение высокого уровня.

У триггеров микросхемы ТВ6 нет входа предварительной установки /S, поэтому в таблице состояний (комбинированного JK-триггера) необходимо исключить первую строку (асинхронную установку 1). Если на вход /R будет подано напряжение низкого уровня, то входы J, К и С не действуют.

У триггеров микросхемы ТВ10 нет входа предварительного сброса /R, поэтому в таблице состояний комбинированного JK-триггера необходимо исключить вторую строку (асинхронный сброс 0).

Для микросхем ТВ6 и ТВ10 в таблице состояний не имеет смысла и третья строка, т. к, они имеют только по одному асинхронному входу (либо /S, либо /R). Триггеры микросхемы ТВ11 в отличие от триггеров микросхемы ТВ9 имеют две общие цепи управления: вход синхронизации /С и асинхронный вход сброса /R (рис. 2.53).

Рис. 2.53. Условное обозначение и цоколевка микросхемы ТВ11

Микросхемы ТВ14 и ТВ15 содержат по два комбинированных JK-триггера, которые запускаются положительным перепадом импульса синхронизации, т. е. вход С прямой динамический. Отличительной особенностью триггеров данных микросхем является то, что второй информационный вход /К — инверсный, поэтому очень легко такие JK-триггеры превращать в D-триггеры (рис. 2.54).

Рис. 2.54. Структура ТВ15, условные обозначения и цоколевки ТВ14 и ТВ15

Что такое Т-триггер, его виды, таблица истинности

Триггер — это логическое устройство, обладающее двумя устойчивыми состояниями. Его переход из одного состояния в другое происходит в результате воздействия управляющего сигнала. Т-триггер называют еще счетчиком до двух или делителем на два, так как он считает количество импульсов на входе или делит входную частоту пополам. В наименовании присутствует английская буква Т — первая буква в слове toggle, означающем «переключатель». На этом свойстве строится принцип работы триггера. Его состояние меняется на противоположное после поступления импульса на вход Т, а после поступления второго импульса устройство переключается в исходное состояние.

Особенности Т-триггера

Данное устройство имеет единственный вход. Т и прочие триггеры строятся на логических элементах И-НЕ или ИЛИ-НЕ. Счетный триггер также можно реализовать на основе всякого аналогичного двухступенчатого устройства. Применение двух триггеров позволяет исключить возможность возникновения неопределённого состояния схемы при наличии разрешающего потенциала на вводе синхронизации «С», поскольку счётные триггеры формируются с помощью схем, обеспечивающих обратную связь. Например, чтобы превратить динамический D-триггер в счетный, надо лишь перенести цепь обратной связи с инверсного выхода на вход.

Временная диаграмма синхронизирующего сигнала, объясняющая работу счетного устройства, показана на рисунке ниже. При ее формировании использовался триггер, функционирующий по заднему фронту сигнала.

Выделяют ещё одно представление Т-триггера. При составлении схемы синхронного двоичного счётчика возникает необходимость в одновременном занесении информации во все триггеры этого устройства. Тогда с помощью входа Т-триггера осуществляется лишь переход на противоположное состояние, а синхронизацию выполняет отдельный вход «С». Схема такого устройства показана на рисунке ниже.

Счётный триггер на JK

Микросхема счётного триггера может быть реализована на основе JK-триггера.

Как показывает таблица истинности, переход JK-триггера в инверсное состояние происходит при одновременном поступлении логической 1 на входы J и K. Поэтому, объединив эти входы, можно получить Т-триггер.

Данное исполнение гораздо популярнее, чем на D-триггерах. Так формируются цифровые счётчики и делители частоты, необходимые для работы современных синтезаторов частот, используемых в задающих генераторах передатчиков и устройствах, обеспечивающих цифровую обработку сигналов, а также в гетеродинах радиоприемников.

Выделяют динамические и статические Т-триггеры. Динамические почти не применяются. Статические варианты со статическим регулированием бывают лишь двухступенчатые. Они могут быть синхронными или асинхронными.

Асинхронный Т-триггер

У асинхронного Т-триггера нет входа разрешения переключения Т, поэтому его переход в противоположное положение выполняется за счет изменения логического уровня на входе С.

Синхронный Т-триггер

В синхронном варианте есть вход разрешения счёта.

Как работает такое устройство, можно понять с помощью таблицы истинности:

• Если на информационном входе Т присутствует логическая единица, тогда триггер переходит в противоположное состояние при поступлении каждого импульса на вход С.
• При наличии на входе T логического нуля сигналы, поступающие на сход С, не учитываются.

Двухступенчатая структура триггера

Рассмотрим двухступенчатый триггер, который содержит в себе два RS-триггера: главный (DD1…DD4) и дополнительный (DD5…DD8). На вход синхронизации главного триггера приходит инфосигнал Т, на вход S — сигнал с инверсионного выхода дополнительного , на вход R — с прямого выхода дополнительного Q_B.

Сигнал синхронизации дополнительного триггера представляет собой набор сигналов, которые снимаются с выводов элементов DD1 и DD2. Когда на выводе одной из этих составляющих возникает нулевой уровень, который опрокидывает КБЯ главного триггера, тот же сигнал переходит на соответствующий ввод дополнительного триггера и блокирует протекающую с КБЯ на ввод того же элемента И-НЕ единицу. Поэтому дополнительный триггер переходит в противоположное состояние.

Когда на вход Т главного триггера приходит низкий потенциал, иначе говоря, логический ноль, тогда дополнительный переводится в активное состояние, при котором он отслеживает сигналы на выходах Q_B и , а также выходах главного триггера Q_O и . Так как эти сигналы поступают на входы главного триггера, то он работает как асинхронный Т-триггер. Из всего этого следует, что такие сигналы представляют собой инверсию счетного сигнала T.

Подобные устройства используются с целью структурирования тактовой частоты цифровых микросистем, необходимых для работы центральных процессоров компьютеров, планшетов или цифровых фотоаппаратов.

Цифровые схемы – преобразование вьетнамки

В предыдущей главе мы обсудили четыре триггера, а именно: триггер SR, триггер D, триггер JK и триггер T. Мы можем преобразовать один триггер в оставшиеся три триггера, добавив некоторую дополнительную логику. Таким образом, всего будет получено двенадцать конвертаций .

Выполните следующие шаги для преобразования одного триггера в другой.

Рассмотрим таблицу характеристик желаемого триггера.

Заполните значения возбуждения (входы) данного триггера для каждой комбинации текущего состояния и следующего состояния. Таблица возбуждения для всех триггеров показана ниже.

Рассмотрим таблицу характеристик желаемого триггера.

Заполните значения возбуждения (входы) данного триггера для каждой комбинации текущего состояния и следующего состояния. Таблица возбуждения для всех триггеров показана ниже.

Получите упрощенные выражения для каждого входа возбуждения. При необходимости используйте Kmaps для упрощения.

Нарисуйте принципиальную схему нужного триггера в соответствии с упрощенными выражениями, используя заданный триггер и необходимые логические элементы.

Получите упрощенные выражения для каждого входа возбуждения. При необходимости используйте Kmaps для упрощения.

Нарисуйте принципиальную схему нужного триггера в соответствии с упрощенными выражениями, используя заданный триггер и необходимые логические элементы.

Теперь давайте конвертируем несколько шлепанцев в другие. Выполните тот же процесс для оставшихся конверсий триггера.

SR Flip-Flop в другие преобразования Flip-Flop

Ниже приведены три возможных преобразования SR-триггера в другие триггеры.

• SR триггер на D триггер
• SR триггер на JK триггер
• SR триггер к T триггеру

SR-триггер в D-триггер

Здесь данный триггер является SR триггером, а желаемый триггер – D триггером. Поэтому рассмотрим следующую таблицу характеристик D триггера.

Мы знаем, что триггер SR имеет два входа S & R. Итак, запишите значения возбуждения триггера SR для каждой комбинации значений текущего состояния и следующего состояния. В следующей таблице показана таблица характеристик D-триггера вместе с входами возбуждения SR-триггера.

Из приведенной выше таблицы мы можем написать логические функции для каждого входа, как показано ниже.

Мы можем использовать 2 переменные K-Maps для получения упрощенных выражений для этих входных данных. K-карты для S & R показаны ниже.

Итак, мы получили S = ​​D & R = D ‘после упрощения. Принципиальная электрическая схема D триггера показана на следующем рисунке.

Эта схема состоит из триггера SR и инвертора. Этот инвертор производит выход, который является дополнением к входу D. Таким образом, общая схема имеет один вход, D и два выхода Q (t) и Q (t) ‘. Следовательно, это D-триггер . Точно так же вы можете сделать два других преобразования.

D Триггер на другие триггеры

Ниже приведены три возможных преобразования D-триггера в другие триггеры.

• D триггер к T триггеру
• D триггер на SR триггер
• D триггер на JK триггер

D триггер-конверсия в T-триггер

Здесь данный триггер является D триггером, а желаемый триггер – T триггером. Поэтому рассмотрим следующую таблицу характеристик T-триггера.

Мы знаем, что D триггер имеет один вход D. Итак, запишите значения возбуждения D триггера для каждой комбинации значений текущего состояния и следующего состояния. В следующей таблице показана таблица характеристик T-триггера вместе с входом возбуждения D-триггера.

Из приведенной выше таблицы мы можем прямо написать булеву функцию D, как показано ниже.

$$ D = T \ oplus Q \ left (t \ right) $$

Итак, нам требуется два входных вентиля Exclusive-OR вместе с D-триггером. Принципиальная электрическая схема T-триггера показана на следующем рисунке.

Эта схема состоит из триггера D и логического элемента Exclusive-OR. Этот вентиль Exclusive-OR производит вывод, который является Ex-OR для T и Q (t). Таким образом, общая схема имеет один вход, T и два выхода Q (t) и Q (t) ‘. Следовательно, это T-триггер . Точно так же вы можете сделать два других преобразования.

JK Flip-Flop в другие преобразования Flip-Flop

Ниже приведены три возможных преобразования JK триггера в другие триггеры.

• JK триггер к T триггеру
• JK триггер на D триггер
• JK триггер на SR триггер

JK триггер к T-триггеру

Здесь данный триггер является JK триггером, а желаемый триггер – T триггером. Поэтому рассмотрим следующую таблицу характеристик T-триггера.

Мы знаем, что триггер JK имеет два входа J & K. Итак, запишите значения возбуждения триггера JK для каждой комбинации значений текущего состояния и следующего состояния. В следующей таблице показана таблица характеристик T-триггера вместе с входами возбуждения триггера JK.

Из приведенной выше таблицы мы можем написать логические функции для каждого входа, как показано ниже.

Мы можем использовать две переменные K-Maps для получения упрощенных выражений для этих двух входов. K-карты для J & K показаны ниже.

Итак, мы получили, J = T & K = T после упрощения. Принципиальная электрическая схема T-триггера показана на следующем рисунке.

Эта схема состоит только из триггера JK. Не требует никаких других ворот. Просто подключите один и тот же вход T к обоим J & K. Таким образом, общая схема имеет один вход, T и два выхода Q (t) и Q (t) ‘. Следовательно, это T-триггер . Точно так же вы можете сделать два других преобразования.

T Триггер на другие триггеры

Ниже приведены три возможных преобразования T-триггера в другие триггеры.

• T триггер в D триггер
• Т-триггер на SR-триггер
• Т-триггер на JK-триггер

T триггер в D конвертацию

Здесь данный триггер является T триггером, а желаемый триггер – D триггером. Поэтому рассмотрим таблицу характеристик D триггера и запишите значения возбуждения T триггера для каждой комбинации значений текущего состояния и следующего состояния. В следующей таблице показана таблица характеристик D триггера вместе с входом возбуждения T триггера.

Из приведенной выше таблицы мы можем прямо написать булеву функцию T, как показано ниже.

$$ T = D \ oplus Q \ left (t \ right) $$

Итак, нам требуется два входных вентиля Exclusive-OR вместе с T-триггером. Принципиальная электрическая схема D триггера показана на следующем рисунке.

Эта схема состоит из T-триггера и логического элемента Exclusive-OR. Этот вентиль Exclusive-OR производит вывод, который является Ex-OR для D и Q (t). Таким образом, общая схема имеет один вход, D и два выхода Q (t) и Q (t) ‘. Следовательно, это D-триггер . Точно так же вы можете сделать два других преобразования.