Расширение разрядности дешифратора
Расширение разрядности дешифраторов иллюстрирует рисунок 2.1.2.2. Левый (по схеме) дешифратор постоянно активизирован (выбран) лог. 1 на входе V. Кодами на его адресных входах может быть активизирован любой из дешифраторов DC0—DC15. Выбор одного из выходов 0—15 каждого из них определяется кодом на объединенных входах 1, 2, 4, 8. Таким образом, любой из 256 (2 8 ) выходов может быть активизирован 8-разрядным кодом, четыре разряда которого выбирают номер дешифратора, а четыре — номер его выхода.
От числа адресных входов ведущего дешифратора зависит количество ведомых дешифраторов (определите эту зависимость!), а число адресных входов ведомых дешифраторов должно соответствовать числу адресуемых устройств.
Мультиплексор
Мультиплексор имеет информационные входы D, адресные входы А и выходы: прямой Y и инверсный . В нем к выходу Y может быть подключен один из информационных входов D в зависимости от кода действующего на адресных входах А (таблица 2.1.3.1.)
Расширение разрядности мультиплексора
Расширение разрядности мультиплексоров иллюстрирует рисунок. Здесь «мультиплексорное дерево» содержит четыре 4-входовых мультиплексора MUX1—MUX4 c соответственно запараллеленными адресными входами А0, А1, код на которых одновременно выбирает один из входов D0—D3 всех четырех элементов; кодом на адресных входах А2, А3 выходного мультиплексора выбирается один из выходов Yo— Y3 Таким образом, 4-разрядный код на входах Ао—А3 соединяет с выходом Y только один из 16-ти входов (16 = 2 4 ) D0—Dl5 (рисунок 2.1.3.2.)
Демультиплексор
Выполняет функцию обратную мультиплексору. Он имеет информационный вход D, адресные входы А и выходы У. В нем вход D может быть подключен к одному из выходов Y в зависимости от кода, действующего на входах А (таблица 2.1.4.1.)
Запишем логические выражения для выходов Y (рисунок 2.1.4.1.)
Расширение разрядности демультиплексора
На рисунке показан общий случай наращивания разрядности демультиплексоров. В отличие от схемы, реализующей наращивание разрядности дешифраторов (см. рис. 3.4), в схеме, представленной на рис. 4.6, на информационный вход D поступают лог. 1 и лог. О, в то время как на соответствующий вход разрешения К ведущего дешифратора (см. рис. 3.4) постоянно подается потенциал лог. 1. Кодом на адресных входах Ао, А1 выбирается один из выходов DMX1, с которым соединяется его информационный вход, а кодом на А2, А3 одновременно выбираются четыре одноименных выхода всех четырех демультиплексоров DMX2—DMX5. В результате кодом А0—А3 выбирается один из 16-ти выходов, который оказывается соединенным с информационным входом D (рисунок 2.1.4.2.)
Сумматор
При сложении многоразрядных двоичных чисел в каждом разряде выполняются однотипные действия: складываются соответствующие разряды слагаемых и перенос из предыдущего разряда, при этом формируется цифра суммы данного разряда и перенос в следующий разряд. Поэтому можно построить схему одноразрядного сумматора, а для сложения многоразрядных чисел — объединить соответствующее количество одноразрядных сумматоров (таблица 2.1.5.1.), (рисунок 2.1.5.1.), (рисунок 2.1.5.2.)
Увеличение разрядности мультиплексора
Используя два мультиплексора, например, MUX(2-1) количество входов можно увеличить в два раза, реализуя MUX(4-1), если подавать на входы EI старший разряд адресной переменной (A1) со своими значениями, заданными в функции.
Этот сигнал будет попеременно подключать в работу первый или второй мультиплексор (рис. 3.6, а; табл. 3.7).
Рис. Увеличение разрядности,
а – реализация MUX(4-1) на двух MUX(2-1),
б – реализация MUX(3-1) на двух MUX(2-1)
Таблица истинности MUX(4-1)
MUX 2
MUX 1
Аналитическое выражение работы MUX(4-1), согласно таблице и схеме а:
Примеры использования мультиплексоров:
— передача данных от нескольких источников сигналов по общему каналу с разделением во времени;
— преобразование параллельного кода в последовательный код (модем);
— постоянные запоминающие устройства;
— в качестве дешифраторов;
— регистры сдвига (совместно с приоритетным шифратором);
— преобразование целых чисел из формата с фиксированной запятой в формат с плавающей запятой и обратное преобразование;
— для передачи четырех восьмибитовых слов в параллельном коде на восьмибитовый выход. Применяется в микропроцессорной технике.
12.3.2. Демультиплексоры
Демультиплексором называют устройство, в котором сигналы с одного информационного входа поступают в желаемой последовательности по нескольким выходам в зависимости от кода на адресных шинах.
Таким образом, демультиплексор в функциональном отношении противоположен мультиплексору.
Демультиплексоры обозначают через DMX или DMS.
Рис. Функциональная схема демультиплексора
с двумя выходами
Если соотношение между числом выходов n и числом адресных входов m определяется равенством n=2m, то такой демультипликатор называют полным, при n<2m демультиплексор является неполным.
Рассмотрим функционирование демультипликатора с двумя выходами, который условно изображен в виде коммутатора, а состояние его входов приведено в таблице (рис.). Из этой таблицы следует: , т.е. реализовать такое устройство можно так, как показано на рис. .
Рис. Реализация демультиплексора с двумя выходами
на логических элементах И
Функции демультиплексоров сходны с функциями дешифраторов.
Дешифратор можно рассматривать как демультиплексор, у которого информа-ционный вход поддерживает напряжение выходов в активном состоянии, а адресные входы выполняют роль входов дешифратора. Поэтому в обозначе-нии как дешифраторов, так и демультиплексоров используются одинаковые буквы – ИД. Выпускают дешифраторы (демультиплексоры) К155ИД3, К531ИД7 и др.
Демультиплексоры передают сигнал с информационного входа на один из выходов, номер которого равен десятичному эквиваленту двоичного кода на адресных входах. Это дешифратор c передачей данных на активный выход.
Различают однонаправленные демультиплексоры, в которых цифровая информация передается в одном направлении. А также двунаправленные демультиплексоры, где цифровая и аналоговая информация передается в обе стороны.
Обозначение демультиплексора DMX (1 – n), где n – количество выходов.
На рис. представлен DMX (1 – 2), работа которого основана на уравнениях:
где: А0 – адресный вход; Х0 – информационный вход.
Рис. Дешифратор DMX(1-2):
а – схема дешифратора,
б – механический аналог на переключателе,
в – графическое обозначение
Принцип работы демультиплексора DMX (2–1) поясняется таблицей истинности.
Таблица истинности мультиплексора MUX (2 – 1)
Входы
Выходы
Служебный
Информационный
Адресный
Информационные
EI
X0
A0
F1
F0
1
0
0
0
2
1
X0
0
X0
0
3
1
X0
1
1
X0
Примечание: вместо прочерка может использоваться любое значение переменной
В состав демультиплексора обычно включают двоичный дешифратор, как показано на рис. 3.2 для простейшей схемы DMX (4-1).
Это позволяет управлять переключением информационных выходов при помощи двоичных кодов, подаваемых на управляющие входы.
Количество информационных выходов в таких схемах выбирают кратным степени числа два.
Увеличение разрядности мультиплексора
Используя два мультиплексора, например, MUX (2-1) количество входов можно увеличить в два раза, реализуя MUX (4-1), если подавать на входы EI старший разряд адресной переменной (A 1) со своими значениями, заданными в функции.
Этот сигнал будет попеременно подключать в работу первый или второй мультиплексор (рис. 3.6, а; табл. 3.7).
Рис. Увеличение разрядности,
а – реализация MUX (4-1) на двух MUX (2-1),
б – реализация MUX (3-1) на двух MUX (2-1)
Таблица истинности MUX (4-1)
| № | Входы | Выходы | |||||
| Служебные | Информационные | Адресные | |||||
| MUX 2 | MUX 1 | ||||||
| EI | X 3 | X 2 | X 1 | X 0 | A 1 | A 0 | F |
| – | – | – | X 0 | X 0 | |||
| – | – | X 1 | – | X 1 | |||
| – | X 2 | – | – | X 2 | |||
| X 3 | – | – | – | X 3 |
Аналитическое выражение работы MUX (4-1), согласно таблице и схеме а:
Примеры использования мультиплексоров:
— передача данных от нескольких источников сигналов по общему каналу с разделением во времени;
— преобразование параллельного кода в последовательный код (модем);
— постоянные запоминающие устройства;
— в качестве дешифраторов;
— регистры сдвига (совместно с приоритетным шифратором);
— преобразование целых чисел из формата с фиксированной запятой в формат с плавающей запятой и обратное преобразование;
— для передачи четырех восьмибитовых слов в параллельном коде на восьмибитовый выход. Применяется в микропроцессорной технике.
Понравилась статья? Добавь ее в закладку (CTRL+D) и не забудь поделиться с друзьями:
2.2.1.1.3.1 Способы наращивания мультиплексоров (Материалы по всему курсу схемотехники (необработанное))
Файл «2.2.1.1.3.1 Способы наращивания мультиплексоров» внутри архива находится в папке «2 Цепи дискретного действия». Документ из архива «Материалы по всему курсу схемотехники (необработанное)», который расположен в категории » «. Всё это находится в предмете «микроэлектроника и схемотехника (мис)» из 6 семестр, которые можно найти в файловом архиве НИУ «МЭИ» . Не смотря на прямую связь этого архива с НИУ «МЭИ» , его также можно найти и в других разделах. Архив можно найти в разделе «остальное», в предмете «электронные цепи и микросхемотехника» в общих файлах.
Онлайн просмотр документа «2.2.1.1.3.1 Способы наращивания мультиплексоров»
Текст из документа «2.2.1.1.3.1 Способы наращивания мультиплексоров»
Способы наращивания мультиплексоров.
Почти у всех микросхем мультиплексоров есть входы Е разрешения. Эти входы Е разрешения могут использоватся как дополнительные адресные входы. Можно объединить два мультиплексора, получив тем самым мультиплексор с удвоеным числом входов.
На рис.10.9. приведен пример как из двух мультиплексоров 4–1 можно собрать мультиплексор 8–1.
Рис.10.9. Пример объединения двух мультиплексоров с целью получения мультиплексора с удвоенным числом входов
Когда удваивание числа входов мультиплексора недостаточно, применяют так называемое пирамидальное или каскадное соединение мультиплексоров, показанное на рис 10.10. Обычно применяют два, реже три и более каскадов.
Младшие разряды адресного кода подаются параллельно на все адресные входы первого каскада, а старшие разряды адресного кода подаются на второй каскад или, если они есть, то и на последующие каскады мультиплексора.
На рис 10.10. из четырех мультиплексоров с четырьмя входами данных (4 – 1) собрана первая ступень а всего из пяти таких мультиплексоров собран мультиплексор с шестнадцатью входами (16 – 1).