Ibis модель что это

13

SamsPcbGuide, часть 13: Использование IBIS-моделей

В этой спонтанной статье решил поделиться опытом применения IBIS-моделей на примере простой задачи.

Большая часть печатных плат, трассировкой которых я занимался, малогабаритные, с высокой плотностью монтажа и применением бескорпусных микросхем – специфика разработки СВК (англ. SIP), а в остальных случаях тоже удавалось обходиться электрически короткими линиями. На одной из последних плат потребовалось использовать ассиметричные линии управления длиной порядка 15 см, причём в спецификации на одну из микросхем фронты сигнала t_R были заявлены равными 2 нс. Напомню (статья здесь, чтобы много не повторяться), что критерием электрически короткой линии является:

где TD – временная задержка линии. Я часто встречал ½ в этой формуле, но указанный критерий более жёсткий, поэтому использовать лучше его, а для остальных случае применять моделирование.

Очевидно, что критерий не выполняется. Стал читать про согласование и понял, что этот раздел в книге мне не очень нравится. Как раз потому, что на практике я серьёзно с этой задачей не сталкивался. Стал разбираться и нашёл неплохую статью про согласование, где, в частности, есть рекомендации по согласованию для различных типов сигналов. Для КМОП-сигналов рекомендовалась последовательная схема, что, собственно, логично.

В качестве управляющей микросхемы в проекте используется ПЛИС, поэтому решил промоделировать распространение сигнала в линии. Для этой задачи используются IBIS-модели, содержащие стандартизованное описание параметров входных и выходных каскадов микросхем. Вот неплохая краткая статья, дающая базовое представление о структуре IBIS-моделей.

Скачал IBIS-модель ПЛИС с сайта производителя, теперь нужно было её прикрутить к линии передач и выполнить моделирование. Самым простым и доступным решением, что я нашёл – это использование «старого-доброго» Micro-Cap, который теперь ещё и абсолютно бесплатный. Вот здесь читаю описание того, как применять IBIS-модели. Не работает. Ладно, нахожу ту же самую IBIS-модель, на которую ссылается руководство, скачиваю, повторяю схему (рис. 1) уже один-в-один. Всё равно не работает.

Я уже думал пробовать в Altium Designer моделирование выполнить, но обращаю внимание на строчку в текстовом описании параметров компонентов (рис. 2) – активный уровень у разрешающего сигнала низкий. Меняю схему, всё работает, сначала 74AHC00, а потом и нужная мне IBIS-модель ПЛИС. Дальше уже дело техники – по использованию Micro-Cap есть видео-уроки.

Добавить IBIS-модель в схему достаточно просто при всём неудобстве Micro-Cap в целом. Меню Component → Analog Primitives → IBIS → IBIS_Output5 или IBIS_Input3. В появившемся меню IBIS Model Creator (рис. 3) указываем путь к файлу модели *.ibs и выбираем конкретную реализацию. Здесь же графически отображаются параметры модели – типовые и предельные.

С помощью схем, представленных на рис. 4, определяются выходные сопротивления драйвера для высокого и низкого уровней напряжения. Это нужно для выбора согласующего резистора R_SER = Z₀ — R_OUT, здесь R_OUT — среднее значение между R_OH и R_OL.

Для ПЛИС выходные каскады конфигурируемые, поэтому в IBIS-модели огромное количество вариантов, которые отличаются типом выхода, уровнями напряжения, нагрузочной способностью, скоростью нарастания фронта. Мне нужны были 3,3-вольтовые КМОП, у Xilinx их три типа, в зависимости от длительности фронта – Fast, Slow и QueitIO. Перебирая различные варианты драйвера в упрощённой схеме сигнальной линии (рис. 5), пришёл к выводу, что на стороне ПЛИС обойдусь конфигурированием и в дополнительных согласующих резисторах нет необходимости.

Разработка IBIS-моделей цифровых микросхем на основе экспериментальных данных Текст научной статьи по специальности «Электротехника, электронная техника, информационные технологии»

Аннотация научной статьи по электротехнике, электронной технике, информационным технологиям, автор научной работы — С. Н. Дмитриев, Ф. Г. Зограф, А. А. Левицкий, П. С. Маринушкин, М. С. Московских

В настоящее время для проведения анализа целостности сигналов может использоваться ряд моделей, включая IBIS (и расширение этой модели – EBD), MOD (соответствующее расширение – PML), SPICE. Модели спецификации IBIS могут применяться при проектировании быстродействующих печатных узлов во многих системах проектирования, в частности, в P-CAD 200X, Altium Designer, Mentor Graphics HyperLynx (LineSim, BoardSim) и в других программных средствах. IBIS-модели позволяют обходить трудности, связанные с созданием и применением для интегральных схем SPICEмоделей, базирующихся на подробном описании внутренней структуры устройства. В данной работе рассмотрена экспериментальная методика создания IBIS-моделей . Основное внимание уделено интерпретации измеренных вольт-амперных характеристик входных и выходных буферов цифровых интегральных схем. В качестве базовой для создания IBIS-модели выбрана структура выходного буфера цифровой схемы, выполненная по КМОП-технологии. Одним из наиболее сложных этапов в экспериментальной методике является получение корректных динамических характеристик для создания IBIS-модели . Наряду с моделированием экспериментальная методика позволяет существенно уменьшить сложность и время создания IBIS-моделей .

Похожие темы научных работ по электротехнике, электронной технике, информационным технологиям , автор научной работы — С. Н. Дмитриев, Ф. Г. Зограф, А. А. Левицкий, П. С. Маринушкин, М. С. Московских

CREATING THE IBIS MODELS FOR A DIGITAL IC BASED ON THE EXPERIMENTAL DATA

Now a number of models can be applied to the signal integrity analysis, including: IBIS (and its expansion – EBD), MOD (and expansion of this model – PML), SPICE. IBIS models found application in many systems of design, in particular, of P-CAD 200x, Altium Designer, Mentor Graphics HyperLynx and in others. Application of IBIS models allows to bypass the difficulties connected with creation and application of SPICE models of the integrated circuits which are based on the detailed description of internal structure of a product. In this work we discuss experimental methods of IBIS models creation. The main attention is paid to interpretation of measured I-V curves of digital integrated circuits input and output buffers. The basic structure of the output CMOS buffer of the digital scheme is the basis for IBIS model. One of the most difficult stages upon termination of physical measurements include the obtaining the corrected dynamic characteristics for creation of IBIS model. Along with simulations, the experimental methodology can significantly reduce complexity and time for IBIS models generation.

Текст научной работы на тему «Разработка IBIS-моделей цифровых микросхем на основе экспериментальных данных»

РАЗРАБОТКА ¡ЫБ-МОДЕЛЕЙ ЦИФРОВЫХ МИКРОСХЕМ НА ОСНОВЕ ЭКСПЕРИМЕНТАЛЬНЫХ ДАННЫХ

С. Н. Дмитриев1, Ф. Г. Зограф1, А. А. Левицкий1, П. С. Маринушкин1, М. С. Московских2,

1Сибирский федеральный университет, г. Красноярск, Российская Федерация 2АО «Информационные спутниковые системы» им. академика М. Ф. Решетнёва», г. Железногорск, Красноярский край, Российская Федерация

В настоящее время для проведения анализа целостности сигналов может использоваться ряд моделей, включая IBIS (и расширение этой модели — EBD), MOD (соответствующее расширение — PML), SPICE. Модели спецификации IBIS могут применяться при проектировании быстродействующих печатных узлов во многих системах проектирования, в частности, в P-CAD 200X, Altium Designer, Mentor Graphics HyperLynx (LineSim, BoardSim) и в других программных средствах. IBIS-модели позволяют обходить трудности, связанные с созданием и применением для интегральных схем SPICE-моделей, базирующихся на подробном описании внутренней структуры устройства. В данной работе рассмотрена экспериментальная методика создания IBIS-моделей. Основное внимание уделено интерпретации измеренных вольт-амперных характеристик входных и выходных буферов цифровых интегральных схем. В качестве базовой для создания IBIS-модели выбрана структура выходного буфера цифровой схемы, выполненная по КМОП-технологии. Одним из наиболее сложных этапов в экспериментальной методике является получение корректных динамических характеристик для создания IBIS-модели. Наряду с моделированием экспериментальная методика позволяет существенно уменьшить сложность и время создания IBIS-моделей.

Ключевые слова: целостность сигналов, IBIS-модели.

В связи с повышением плотности печатного монтажа и возрастанием рабочих частот устройств на основе цифровых интегральных схем возрастает сложность задач по обеспечению электромагнитной совместимости радиоэлектронных устройств, включая целостность сигналов.

Для оценки искажений сигналов вследствие несогласованности сигнальных цепей и входов/ выходов интегральных схем, перекрестных помех на печатной плате и других факторов применяется ряд моделей цифровых микросхем, в том числе: IBIS (Input/Output Buffer Information Specification) и ее расширение — EBD, MOD (и расширение этой модели — PML), SPICE, Touchstone [1-3]. Применение IBIS-моделей обеспечивает значительное сокращение объема расчетов по сравнению с использованием полных эквивалентных SPICE-моделей (Simulation Program with Integrated Circuit Emphasis), интегральных схем,

© Дмитриев С. H., Зограф Ф. Г., Левицкий А. А.,

Маринушкин П. С., Московских М. С., 2017 DOI: 10.26732/2225-9449-2017-4-184-192

базирующихся на детальном описании внутренней структуры изделия [4, 5].

IBIS-модель — это внешнее описание электрического устройства (обычно цифровой высокоскоростной микросхемы), как «черного ящика», без учёта его внутренней структуры и особенностей функционирования. Параметры IBIS-моделей получают на основе вольт-амперных характеристик (ВАХ) для различных логических состояний выводов по постоянному току, паразитных параметров корпуса и переходных характеристик на резистивной нагрузке.

Моделирование с помощью IBIS-моделей позволяет провести оценку целостности сигналов, определить работоспособность изделия на этапе проектирования. Предтопологический и посттопологический анализ с использованием IBIS-моделей реализован в ряде систем проектирования печатных плат, в частности, в P-CAD 200X, Altium Designer, Mentor Graphics HyperLynx (LineSim, BoardSim).

Однако IBIS-модель не всегда доступна для разработчика, что характерно, в частности, для элементной базы отечественного производства [4, 5]. Поэтому возникает потребность в разработ-

С. Н. Дмитриев, Ф. Г. Зограф, А. А. Левицкий, П. С. Маринушкин, М. С. Московских

Разработка №^-моделей цифровых микросхем на основе экспериментальных данных

ке методики создания /B/S-модели и проверки её на адекватность.

Данная работа посвящена анализу процедуры создания /B/S-моделей цифровых интегральных микросхем на основе экспериментальных данных.

В основу /B/S-модели положена базовая структура буфера цифровой схемы. На рис. 1 представлен пример структуры выходного КМОП буфера, включающей следующие элементы: GND Clamp — элементы, описывающие ВАХ защитных («антизвоновых») диодов между сигнальным проводником и общим проводом («землей»); POWER Clamp — элементы, описывающие ВАХ защитных диодов между сигнальным проводником и питанием; Pulldown — характеристики выходной части схемы между выходом и «землей»; Pullup — характеристики выходной части схемы между выходом и питанием.

Технология построения /B/S-модели реализуется на основе таблиц, задающих ВАХ буферов и переходные процессы, обусловленные паразитными параметрами корпуса и входной ёмкостью кристалла. Эти характеристики можно получить из экспериментальных исследований образцов микросхем либо получить из SP/CE-модели, для

[POWER Clamp Reference]

[GND Clamp Reference]

Рис. 1. Структура выходного КМОП буфера [2]

чего необходимо иметь такую модель, что не всегда возможно.

Рассмотрим порядок формирования /B/S-мо-дели на основе экспериментальных данных на примере микросхемы CD4011BE (аналог — К561ЛА7), содержащей четыре логических элемента 2И-НЕ, выполненных по КМОП-технологии (рис. 2).

Процедура создания модели включает следующие этапы.

1. Определение типов выводов (входные, выходные, вход/выход).

2. Установка буферов в требуемое состояние (управляющими сигналами) — измерения на выходах микросхемы проводятся при низком и высоком логическом уровнях.

3. Конфигурирование микросхемы, измерение ВАХ буферов микросхемы.

4. Исследование переходных процессов на выводах буферов (определяется параметр Ramp -скорость переключения из 0 в 1 и из 1 в 0).

5. Определение паразитных параметров выводов (L, R, C).

6. Построение модели.

7. Проверка модели. Моделирование с использованием созданной /B/S-модели и сравнение результатов моделирования с измеренными данными.

1. Исследование статических характеристик

Рассмотрим первые три этапа для микросхемы CD4011BE.

1. Типы выводов для данной микросхемы однозначно определены в документации. В ряде случаев, например, при создании /B/S-модели микроконтроллера (у микроконтроллеров некоторые выводы способны работать и как вход, и как выход) может потребоваться специальная программа для перевода выводов в нужное состояние.

Рис. 2. Схема элемента 2И-НЕ микросхемы CD4011BE и схема диодной защиты ее входов (справа) [5]

2. Установка выводов в нужное состояние. Для того, чтобы получить на выходе логической ячейки логический ноль, на оба выхода ячейки подается напряжение 3. 15 В (через дополнительный резистор). Для получения уровня логической единицы оба входа подключают к общему проводу.

3. Микросхема содержит в одном корпусе четыре независимых элемента 2И-НЕ, изготовленных в одном технологическом цикле, следовательно, разброс параметров будет минимальный и все измерения можно будет провести только на одном из элементов.

186 Измерение ВАХ служит основой для со-

ставления таблиц, которые согласно спецификации IBIS описываются ключевыми словами (заголовками) [Pulldown], [Pullup], [GND Clamp] и [POWER Clamp].

Буферы могут моделироваться, используя различные комбинации таблиц с ключевыми словами в зависимости от их модели [Model_type] (входной — Input, выходной, — Output, ввода-вывода — I/O). Входные буферы включают только ключевые слова [GND Clamp] и/или [POWER Clamp], используемые для описания поведения защитных диодов буфера. Выходные буферы обычно содержат только таблицы [Pullup] и [Pulldown], так как характеристики их защитных цепей не могут быть выделены на фоне состояний низкого или высокого выходного логического уровня. Буферы ввода-вывода (двунаправленные) могут выдавать или принимать сигналы, и, таким образом, все четыре ключевых слова для ВАХ обычно присутствуют для этих типов.

Буфер с тремя состояниями, хотя и не способен принимать сигналы, может быть переключен в состояние «0», «1» или переведен в состояние с высоким выходным импедансом, при котором характеристики защитных цепей очевидны. В результате буферы с тремя состояниями также обычно содержат все четыре ключевых слова для ВАХ. Другие типы буферов, например с открытым стоком, содержат комбинации четырех ключевых

слов ВАХ, соответствующих их возможностям выдачи и приема сигналов.

Самой сложной задачей по окончании измерений является получение скорректированной ВАХ, необходимой для формирования IBIS-модели.

В данном случае для микросхемы CD4011BE входные ВАХ определяются свойствами защитной диодной цепи. Варианты схем для измерения ВАХ входных буферов представлены на рис. 3 и 4 (подключение вольтметра может изменяться в зависимости от сопротивления измеряемой цепи). Во избежание неконтролируемого разогрева микросхемы и выхода ее из строя измерения следует проводить в импульсном режиме, исключая, однако, возможное влияние на результаты паразитных реактивностей.

Следует отметить, что для IBIS-модели ВАХ буферов должны быть определены в диапазоне от отрицательного напряжения, значение которого выбирается равным напряжению питания микросхемы (VDD на рис. 3), до значения, равного удвоенному напряжению питания. Полагается, что это условие необходимо выполнить для того, чтобы при анализе целостности сигналов IBIS-модель позволяла учитывать реакцию буфера на переотраженные сигналы, из-за которых напряжения на выводах микросхемы в наихудшем случае могут достигать максимального отрицательного амплитудного значения -VDD или положительного амплитудного значения VDD х 2.

Согласно спецификации IBIS, значения напряжений в таблице [GND Clamp], измеренные относительно «земли», должны охватывать диапазон как минимум от -VDD до VDD. Результаты измерений для входных цепей микросхемы, полученные при напряжении питания VDD = +5 В, представлены на рис. 5 и 6.

Из полученной с помощью измерений таблицы [GND Clamp] для защитной цепи, связанной с «землей», следует исключить точки, в которых напряжение равно или превышает VDD (см. рис. 6). Благодаря этому итоговая таблица

Рис. 3. Схема для измерения характеристики GND Clamp

Рис. 4. Схема для измерения характеристики POWER. Clamp

С. Н. Дмитриев, Ф. Г. Зограф, А. А. Левицкий, П. С. Маринушкин, М. С. Московских

Раз работка IBIS-моделей цифровых микросхем на основе экспериментальных данных

IBIS Simulation

IBIS (Спецификация информации буфера ввода / вывода) это метод для предоставления информации о моделировании входных / выходных буферов интегральных схем. Преимущество моделей IBIS заключается в том, что они часто доступны даже для устройств, для которых полные модели устройств недоступны у производителей по какой-либо причине (например, сложность, защита конфиденциальной информации и т. Д.).

Одним из наиболее популярных применений моделей IBIS является Анализ целостности сигнала, включая согласование импеданса и многое другое.

В настоящее время TINA поддерживает наиболее широко используемую версию IBIS 4.2.

В TINA вы можете конвертировать модели IBIS в TINA Spice макросы, а затем использовать их в любых схемах в TINA. Вы также можете дополнить упрощенные модели цифровых устройств, например микроконтроллеры моделями IBIS, чтобы лучше описать их аналоговое поведение.

Далее мы покажем использование моделей IBIS на примере фиксации целостности сигнала между цифровым процессором Texas Instrument TMS320C6748 и ADS1259 delta-sigma ADC.

Выберите Файл / Импорт / Файл IBIS (* .ibs), наведите на c6748zce.ibs из ТИНА каталог >\ Примеры \ IBIS.

Следующий диалог будет отображен. В этом диалоговом окне вы можете выбрать модель для импорта.

Теперь выберите SPI1CLK_GP213 модель PBFZP18LL_X50_PI_3P3 (ячейка, работающая на 3.3V без подтягивания или понижения), и тип значение установлено.

Нажмите ОК Модель IBIS автоматически преобразуется в Spice макро.

SPI1CLK_GP213 — это последовательный тактовый сигнал основной конфигурации микросхемы TMS320C6748 для управления тактовым входом SPI преобразователя AD, Texas Instruments ADS1259.

Выберите Файл / Импорт / Файл IBIS (* .ibs), наведите на ads1259.ibs из ТИНА каталог >\ Примеры \ IBIS.

Следующий диалог будет отображен. В этом диалоговом окне вы можете выбрать модель для импорта.

Теперь выберите SCK входной сигнал, модель DIN_PD_3 и Max значение (для диапазона напряжения 3.3V DVDD).

Нажмите ОК Модель IBIS автоматически преобразуется в Spice макро.

Подключите буфер ввода-вывода DSP ко входу АЦП с линией передачи без потерь.

Добавьте источник питания и генератор напряжения для создания тактового сигнала на стороне DSP. Поместите выводы напряжения для моделирования на сигнальные узлы.

Мы настраиваем параметры линии передачи на несколько дюймов микрополосковой трассы, проложенной на четырехслойной печатной плате. Это производит куб. Задержка 500ps и волновое сопротивление 90 Ом.

Файл из \ Примеры \ IBIS \ Сопротивление импеданса TMS320C6748.TSC готов к использованию.

Теперь нажмите Анализ, Переходный процесс.

DSP передает синхросигнал SPI, где несовпадение импеданса создает отражения. Результат показывает отражения, созданные несоответствиями импеданса в этой симуляции схемы.

На стороне АЦП (вывод EoTL) напряжение находится за пределами земли и напряжения питания, что нарушает абсолютный максимальный номинал цифрового входа.

Во избежание недостаточных и перепадов напряжения на конце линии необходимо согласовать выходной импеданс драйвера с импедансом трассы, вставив резистор между выходом и трассой.

Разместим теперь резистор 100 Ω последовательно с выходом.

Снова запустите анализ переходных процессов и сравните результаты, скопировав важные кривые друг с другом.

Теперь мы видим, что использование модели IBIS для понимания и нахождения критических проблем при моделировании помогло решить эту проблему.

Особенности экспериментального определения динамических характеристик микросхем для построения IBIS-моделей

Расширение функциональности радиоэлектронных средств (РЭС) достигается совершенствованием их аппаратной и программной части. Сложность используемых схемных решений уже давно не позволяет реализовывать большую часть РЭС на дискретных компонентах, и поэтому предпочтение отдается микроэлектронной технологии, особенно в сфере цифровой электроники.

Крупные фирмы, выпускающие РЭС широкого потребления, существуют в условиях жесткой конкуренции, заставляющей их оптимизировать процесс проектирования и жизненный цикл своей продукции. Проектные организации стремятся использовать передовую элементную базу, поскольку это позволяет создать более функциональные и качественные электронные устройства [1]. По этой причине рынок интегральных компонентов характеризуется не менее напряженной конкуренцией, требующей четкого сбережения коммерческой тайны.

С другой стороны, развитие микроэлектронной технологии сопровождается расширением номенклатуры цифровых интегральных схем (ЦИС), значительным усложнением их электрических свойств, повышением функциональности и рабочих частот [2]. Это обстоятельство привело к изменению содержания процесса проектирования. В частности, после концептуальной проработки устройства выполняется его логическое построение с использованием систем поведенческого моделирования, например, с применением языка VHDL [3]. Повышение рабочих частот стало причиной проявления проблемы целостности сигналов [4], решение которой достигается комплексом схемных и топологических мер.

По этим причинам возникла необходимость в разработке нового формата спецификации для интегральных компонентов, который отвечает требованиям полноты передачи информации об их электрических свойствах, не раскрывает схемных решений ЦИС и пригоден для непосредственного использования в средствах автоматизации, в частности, при анализе целостности сигналов. Таким форматом стал IBIS (Input/Output Buffer Information Specification), данные которого гармонично дополняют представляемые изготовителями ЦИС справочные сведения.

Модели, формируемые в системах автоматизации проектирования (САПР) на основе этого формата, получили название IBIS-моделей. Их используют преимущественно при электрическом моделировании линий передачи на печатных платах в целях анализа целостности сигналов. Данные для построения спецификации в IBIS-формате могут быть получены экспериментально либо с применением полных моделей ЦИС. Первый метод предпочтителен и используется наиболее часто, поскольку не требует наличия труднодоступной информации и специальных вычислительных комплексов для моделирования полных схем ЦИС в целях извлечения требуемых параметров.

Одним из центральных вопросов в сфере экспериментального построения IBIS-моделей является совершенствование методов измерения динамических характеристик ЦИС, чему и посвящена настоящая статья.

Представление об IBIS-моделях и основах их использования

Спецификация в формате IBIS имеет жесткую структуру, что обеспечивает возможность ее автоматизированной обработки [5, 6]. На ее основе строятся модели, представляющие собой совокупность схем замещения входных и выходных каскадов ЦИС. Классическая теория IBIS предполагает, что сигналы на выходах формируются за счет внутреннего тактирования выходного каскада, а входные сигналы анализируются пользователем. Таким образом, IBIS-модели описывают только электрические свойства входных и выходных буферов, и этого вполне достаточно для анализа целостности сигналов.

На рис. 1 представлены схемы IBIS-моделей входного и выходного буферов ЦИС. Элементы C_pkg, L_pkg и R_pkg представляют собой физические характеристики вывода ИМС — емкость, индуктивность и активное сопротивление, C_comp — это обобщенная емкость буфера, отражающая его инерционные свойства.

Рис. 1. IBIS-модель буфера ЦИС:
а) входного;
б) выходного

Сопротивление Rn является нелинейным. Оно не входит в стандартную IBIS-модель, но бывает часто необходимо, так как моделирует входную вольт-амперную характеристику для данного типа логики (ТТЛ, ЭСЛ и др.). Для КМОП-логики сопротивление Rn не используется, так как токи затворных цепей МДП-транзисторов очень малы.

Диоды GND_Clamp и POWER_Clamp используются, например, в ЦИС на основе КМОП-логики. Если напряжение на входе или выходе выходит за интервал от 0 до напряжения электропитания +Vcc, то через один из диодов будет протекать ток. Эти элементы являются защитой от перенапряжения и способствуют гашению паразитных резонансных явлений, возникающих в элементах печатного монтажа.

Моделирование ЦИС выполняется путем введения в схему моделей буферов ЦИС, линий передачи и вспомогательных элементов. Паразитные связи элементов печатного монтажа обычно моделируются емкостями или взаимными индуктивностями.

Представленные модели буферов ИМС позволяют достаточно точно моделировать процессы передачи и приема сигналов при их трансляции линиями печатного узла, что и требуется для численного исследования целостности сигналов. Однако в обычном виде они не позволяют полностью моделировать даже элементарные логические единицы, поскольку не предусматривают связи между моделями буферов. Эта проблема решается совместным использованием поведенческих (логических) моделей и IBIS, а на уровне схемного моделирования она может быть решена на основе теории нормированных сигналов [5, 6].

Важно подчеркнуть, что применение IBIS-моделей не ограничивается решением проблем целостности сигналов. Оно расширяется возможностью анализа статических режимов, переходных процессов, помехоустойчивости и другими применениями.

Особенности экспериментального исследования динамических характеристик микросхем и требования к измерительным средствам

Стандарт, регламентирующий содержание IBIS-описания ЦИС [7], предписывает включать в его состав следующие динамические характеристики выходных буферов:

• время нарастания/спада напряжения в интервале 20–80% его изменения при активной нагрузке выхода;
• формы фронтов/спадов при использовании специальных нагрузочных схем.

Первые из отмеченных параметров характеризуют быстродействие ЦИС. При их измерении нагрузка может быть симметричной, нагрузочные резисторы могут подключаться одновременно к шине питания и заземления.

Формы фронтов и спадов описываются по точкам, и при использовании в САПР аппроксимируются кусочно-линейными функциями. Схема, используемая для их измерений, приведена на рис. 2. В ней учтены паразитные характеристики измерительной оснастки — емкость С и индуктивность L, которые рассматриваются как характеристики нагрузки, но не относятся к измерительным средствам. Опорное напряжение V_ref выбирается в интервале питающих напряжений. Условия измерений в обоих случаях прописываются в спецификации, причем в [7] отмечается, что наилучшим случаем является отсутствие реактивной составляющей нагрузки выходных буферов. При составлении спецификации считается, что в ней указаны все параметры, влияющие на результаты измерений, причем эти параметры присваиваются только измерительной оснастке. Дополнительным параметром, который часто используется при моделировании элементарных ЦИС, но не приводится в IBIS-описании, является задержка распространения сигналов.

Рис. 2. Схема измерений динамических параметров выходных буферов ЦИС

Основной особенностью измерения динамических характеристик ЦИС является то, что цифровые сигналы не следует рассматривать не как средство передачи логического состояния. Извлекаемой информацией является их форма, и поэтому она должна передаваться средствами измерений с минимальными искажениями. По этой причине основным требованием к используемым измерительным средствам является минимизация их влияния на результаты измерений. Для предъявления обоснованных требований к измерительному оборудованию, в первую очередь осциллографу, следует построить модель внесения погрешностей в исследуемый сигнал. Практика измерений в области IBIS показала рациональность использования пробников с делителями напряжения, чем достигается существенное снижение входной емкости, увеличение входного сопротивления, расширение полосы пропускания (до двух порядков) и уменьшение общего влияния на ЦИС.

Перед выполнением измерений пробники-делители проходят процедуру калибровки, которая заключается в настройке соотношения между регулируемой емкостью пробника С₁ и входной емкостью С₂ осциллографического канала (рис. 3). Она состоит в подаче на вход осциллографа прямоугольных калибровочных импульсов и регулировки С₁ до достижения ими формы, минимально отличающейся от идеальной. Это соответствует равенству постоянных времени цепей R₁C₁ и R₂C₂. Далее это условие считается выполненным.

Рис. 3. Модель для оценки погрешности, вносимой пробником и осциллографическим каналом

На рис. 3 в качестве R₁ и R₂ обозначено активное сопротивление делителя и входное сопротивление осциллографа, индуктивность L характеризует положительную реактивность пробника. Частотные свойства пробника-делителя совместно с осциллографическим входом могут быть описаны комплексным коэффициентом деления, зависящим от частоты f:

Для упрощения дальнейшего анализа следует наделить осциллографический канал идеальными свойствами, в частности, следует считать, что все погрешности, не связанные с ограничением полосы пропускания, не оказывают значительного влияния на отображаемый сигнал. Частотные свойства осциллографического тракта, как отмечается в [8], могут быть описаны по аналогии с фильтрами нижних частот высоких порядков с гауссовой либо максимально плоской характеристикой. Поскольку современные приборы характеризуются минимальной неравномерностью частотной характеристики, то целесообразно остановиться на втором варианте и рассмотреть свойства осциллографа как фильтра нижних частот с характеристикой Баттерворта. Она имеет вид:

где m — порядок фильтра, f_c — граничная частота фильтра по уровню –3 дБ (полоса пропускания осциллографа). Функция (2) не учитывает вариаций изменения фазы, однако это допустимо в приближенном анализе, поскольку гармоники импульсных сигналов с частотами, значительно превосходящими несущую гармонику, будут иметь небольшую амплитуду, а приращение фазы будет являться монотонной функцией частоты. Тогда полная передаточная функция будет иметь вид:

Рассмотрим последовательность прямоугольных импульсов g(t), являющуюся четной функцией времени с амплитудой A и длительностью, равной половине периода T, соответствующего частоте основной гармоники f₁. Разложение такой функции в ряд Фурье [9] имеет только четные коэффициенты:

где n — номер гармоники, причем a₀ = A. Для оценки искажения сигнала в схеме на рис. 3 целесообразно применить энергетический критерий. Для этого следует воспользоваться равенством Парсеваля [10]:

которое следует из равенства энергии сигнала и составляющих его гармоник.

Каждая гармоника с частотой f_n = nf₁ будет претерпевать ослабление до уровня . Соответственно, левая часть равенства (3) после прохождения сигнала g(t) через схему на рис. 3 станет меньше, что будет характеризовать его искажение. С учетом упрощения интегральной характеристикой погрешности, не учитывающей постоянную составляющую сигнала, будет являться функция:

где N — количество учитываемых гармоник, в пределе стремящееся к бесконечности, К_Д — номинальный коэффициент масштабирования пробника-делителя.

Для выполнения оценочных расчетов следует определиться с ориентировочными значениями параметров R₁, R₂, C₂ и L в уравнении (2). Для современных осциллографов значение входных сопротивления R₂ и емкости C₂ составляют 1 МОм и порядка 15 пФ соответственно. Для пробника-делителя с коэффициентом преобразования 1:10 (К_Д = 10) сопротивление R₁ составит 9 МОм. Значение индуктивности L лежит в интервале 2–50 нГн [7] в зависимости от качества изготовления измерительной установки и пробников. Примем L = 25 нГн. При столь малых реактивных характеристиках измерительной цепи квадратичным членом функции частоты в знаменателе (2), описывающем резонансные явления, можно пренебречь.

На рис. 4 представлены зависимости η(f₁), построенные для значений полосы пропускания 100, 200, 350, 500, 1000, 2000 и 4000 МГц. Частота и погрешность отложены в логарифмическом масштабе для улучшения отображения графиков. При расчете учитывались 300 гармоник прямоугольного сигнала.

Рис. 4. Зависимости погрешности от частоты следования прямоугольных импульсов для разных полос пропускания осциллографов

В теории моделирования допустимой считается погрешность не более 10%. С другой стороны, в практике построения IBIS-моделей можно рекомендовать использовать методы и средства измерений, обеспечивающие погрешность порядка 1%, тогда точность результатов моделирования, вносящего собственные методические погрешности, будет значительно выше. Анализ представленных зависимостей позволяет установить, что в принятых приближениях погрешности не выше 10 и 1% достигаются при соотношении f₁/f_c < 0,47 и f₁/f_c < 0,047, что соответствует 2 и 21 гармонике в пределах полосы пропускания осциллографа. При этом следует помнить, что предложенная модель не учитывает ряда дополнительных погрешностей, присущих измерительной установке.

Полученные результаты подчеркивают важность правильного выбора средств измерений при экспериментальном построении IBIS-моделей.

Пример экспериментального определения динамических характеристик ЦИС

Перед выполнением основных измерений следует качественно оценить влияние выбора пробников на результаты измерений формы сигналов. Для этого можно использовать схему, приведенную на рис. 5а. Она содержит генератор испытательных импульсов И1-15, осциллограф R&S RTM2054 с полосой пропускания 500 МГц и четырьмя каналами, радиочастотный несогласованный разветвитель с четырьмя выходами. На один из его выходов устанавливалась согласованная нагрузка сопротивлением 50 Ом. Фотография измерительной установки приведена на рис. 5б.

Для сравнения были выбраны:

• пассивный пробник R&S RTM-ZP10 с полосой рабочих частот до 500 МГц;
• активный пробник R&S RT-ZS20 с полосой рабочих частот до 1500 МГц;
• пассивный пробник PP016 фирмы LeCroy с полосой рабочих частот до 350 МГц.

Рис. 5. Измерительная установка для сравнения пробников:
а) схема;
б) фотография

Генератор И1-15 формировал импульсы с длительностью и периодом около 75 нс и 10 мкс соответственно, что обеспечивало скважность не менее 130 и формирование широкополосного спектра. Согласно техническому описанию [11], формируемые импульсы имеют длительность фронта не более 0,25 нс, длительность среза не более 10 нс и выброс с амплитудой не более 3% установившегося значения с длительностью не более 10 нс.

Результат измерений представлен на рис. 6. Пробник R&S RTM-ZP10 подключался к каналу 1, активный пробник R&S RT-ZS20 — к каналу 2, пробник PP016 — к каналу 3. Все они работали в режиме с коэффициентом деления 1:10. Как видно из представленных осциллограмм, пробники R&S RTM-ZP10 и PP016 дают визуально одинаковую форму сигналов, однако для первого скорость нарастания и спада оказывается выше и обеспечивается лучшая детализация отображения за счет большей полосы. Сопоставление пассивного пробника R&S RTM-ZP10 и активного пробника R&S RT-ZS20 позволяет отметить значительно большую равномерность и лучшее приближение к паспортному описанию импульса во втором случае, что достигается за счет минимизации индуктивно-емкостных свойств пробника. В случае использования активного пробника на фронте сигнала виден перепад, в то время как в других случаях он не отображается.

Рис. 6. Результат измерений при сопоставлении свойств пробников

Таким образом, правильный выбор пробников наряду с приборами и режимами измерений оказывает первостепенное влияние на правильность измерения временных параметров сигналов. Здесь можно рекомендовать использование активных пробников, обладающих лучшими частотными характеристиками.

Рассмотрим в качестве примера измерения динамических характеристик элементов 2И-НЕ в составе ЦИС К561ЛА7, выполненной по КМОП-технологии. Для их проведения был изготовлен кольцевой генератор импульсов со схемой, приведенной на рис. 7. Схема смонтирована на небольшом фрагменте монтажного поля с минимальной длиной соединений.

Рис. 7. Принципиальная схема кольцевого генератора импульсов

В приведенной схеме резисторы R₁–R₆ имеют сопротивление 10 кОм и служат для создания симметричной нагрузки выхода каждого логического элемента. Генерация импульсов выполняется при замкнутом ключе S₁, в противном случае она блокируется. О включении генератора сигнализирует свечение светодиода VD₁. Резисторы R₇ и R₈ имеют номинал 750 Ом. Выходное напряжение снимается с вывода 10 микросхемы. Схема кольцевого генератор позволяет измерять время нарастания/спада и формы фронтов/спадов, а также задержку распространения сигналов в единичном логическом элементе.

Рис. 8. Измерительная установка:
а) схема;
б) внешний вид

Схема и фотография измерительной установки приведена на рис. 8. Измеряемый сигнал снимался с выхода 10 микросхемы и подавался на вход осциллографа R&S RTM2054 через пробник R&S RTM-ZP10 с дополнительно подключенным заземлением. Форма генерируемого импульсного сигнала приведена на рис. 9. С использованием функции автоматических измерений измерены частота генерации, длительности фронта и спада по критерию изменения напряжения в интервале 20–80% его изменения, составившие соответственно 7,134 МГц, 11,8 нс, 8,8 нс. По частоте генерации может быть рассчитана собственная задержка для единичного логического элемента, в данном случае составляющая 23,4 нс.

Рис. 9. Осциллограмма выходного сигнала кольцевого генератора

Форма фронтов и спадов измеряется по той же схеме. Здесь целесообразно использовать курсорные измерения для отсчета времени и напряжения. В качестве примера на рис. 10 показано курсорное измерение длительностей фронта и спада по отмеченному выше критерию. Для получения временной функции напряжения, описывающей фронт или спад, первый маркер устанавливается на его начало, и относительно него измеряются время и напряжение. Возможности синхронизации осциллографа R&S RTM2054 позволяют добиться устойчивого отображения фронтов и спадов даже для сложных, немонотонных сигналов.

Важно отметить, что точность измерений форм фронтов и спадов во многом зависит от точности установки временных и амплитудных курсорных линий, которая должна четко выдерживаться. Например, при небольшом намеренном сдвиге второго курсора, как это показано на рис. 10б, измеренное время спада составило 8,55 нс, в то время как точное его значение равно 8,8 нс. Наиболее простым способом устранить возможность ошибки при измерении скоростей нарастания и спада является использование автоматических измерений, предусмотренных в осциллографах серии R&S RTM.

Рис. 10. Измерение длительности:
а) фронта;
б) спада выходного сигнала кольцевого генератора при помощи курсорных измерений

Представленный пример свидетельствует о том, что использование функции автоматических измерений осциллографов, в частности, R&S RTM2054, позволяет упростить и в значительной степени автоматизировать измерения динамических параметров цифровых микросхем, в том числе в целях построения их IBIS-моделей.

Заключение

Использование экспериментальных методов определения динамических характеристик ЦИС для построения их IBIS-моделей не допускает формальных подходов и требует тщательного подбора измерительного оборудования, в отдельных случаях — его дополнительного исследования. Погрешности, внесенные в IBIS-модель, могут проявляться при ее использовании с эффектом накопления, например вызывать ошибки в расчете переходных процессов при моделировании с использованием САПР. Это может стать причиной последующего критического нарушения целостности сигналов в экспериментальном образце РЭС, в то время как при моделировании оно выявлено не будет.

Таким образом, рассмотренные динамические характеристики следует получать с использованием измерительных средств и оснастки, в совокупности обеспечивающих минимальное влияние на исследуемые интегральные компоненты и характеризующихся допустимыми частотными ограничениями.