Основные обозначения на схемах
Для изображения электронных устройств и их узлов применяется три основных типа схем:
принципиальная схема;
структурная схема;
функциональная схема.
Различаются они своим назначением и, самое главное, степенью детализации изображения устройств.
Принципиальная схема — наиболее подробная. Она обязательно показывает все использованные в устройстве элементы и все связи между ними. Если схема строится на основе микросхем, то должны быть показаны номера выводов всех входов и выходов этих микросхем. Принципиальная схема должна позволять полностью воспроизвести устройство. Обозначения принципиальной схемы наиболее жестко стандартизованы, отклонения от стандартов не рекомендуются.
Структурная схема — наименее подробная. Она предназначена для отображения общей структуры устройства, то есть его основных блоков, узлов, частей и главных связей между ними. Из структурной схемы должно быть понятно, зачем нужно данное устройство и что оно делает в основных режимах работы, как взаимодействуют его части. Обозначения структурной схемы могут быть довольно произвольными, хотя некоторые общепринятые правила все-таки лучше выполнять.
Функциональная схема представляет собой гибрид структурной и принципиальной. Некоторые наиболее простые блоки, узлы, части устройства отображаются на ней, как на структурной схеме, а остальные — как на принципиальной схеме. Функциональная схема дает возможность понять всю логику работы устройства, все его отличия от других подобных устройств, но не позволяет без дополнительной самостоятельной работы воспроизвести это устройство. Что касается обозначений, используемых на функциональных схемах, то в части, показанной как структура, они не стандартизованы, а в части, показанной как принципиальная схема, — стандартизованы.
В технической документации обязательно приводятся структурная или функциональная схема, а также обязательно принципиальная схема. В научных статьях и книгах чаще всего ограничиваются структурной или функциональной схемой, приводя принципиальные схемы только некоторых узлов.
А теперь рассмотрим основные обозначения, используемые на схемах.
Все узлы, блоки, части, элементы, микросхемы показываются в виде прямоугольников с соответствующими надписями. Все связи между ними, все передаваемые сигналы изображаются в виде линий, соединяющих эти прямоугольники. Входы и входы/выходы должны быть расположены на левой стороне прямоугольника, выходы — на правой стороне, хотя это правило часто нарушают, когда необходимо упростить рисунок схемы. Выводы и связи питания, как правило, не прорисовывают, если, конечно, не используются нестандартные включения элементов схемы. Это самые общие правила, касающиеся любых схем.
Прежде чем перейти к более частным правилам, дадим несколько определений.
Положительный сигнал (сигнал положительной полярности) — это сигнал, активный уровень которого — логическая единица. То есть нуль — это отсутствие сигнала, единица — сигнал пришел (рис. 2.1).
Рис. 2.1. Элементы цифрового сигнала
Отрицательный сигнал (сигнал отрицательной полярности) — это сигнал, активный уровень которого — логический нуль. То есть единица — это отсутствие сигнала, нуль — сигнал пришел (рис. 2.1).
Активный уровень сигнала — это уровень, соответствующий приходу сигнала, то есть выполнению этим сигналом соответствующей ему функции.
Пассивный уровень сигнала — это уровень, в котором сигнал не выполняет никакой функции.
Инвертирование или инверсия сигнала — это изменение его полярности.
Инверсный выход — это выход, выдающий сигнал инверсной полярности по сравнению с входным сигналом.
Прямой выход — это выход, выдающий сигнал такой же полярности, какую имеет входной сигнал.
Положительный фронт сигнала — это переход сигнала из нуля в единицу.
Отрицательный фронт сигнала (спад) — это переход сигнала из единицы в нуль.
Передний фронт сигнала — это переход сигнала из пассивного уровня в активный.
Задний фронт сигнала — это переход сигнала из активного уровня в пассивный.
Тактовый сигнал (или строб) — управляющий сигнал, который определяет момент выполнения элементом или узлом его функции.
Шина — группа сигналов, объединенных по какому-то принципу, например, шиной называют сигналы, соответствующие всем разрядам какого-то двоичного кода.
Рис. 2.2. Обозначение входов и выходов
Для обозначения полярности сигнала на схемах используется простое правило: если сигнал отрицательный, то перед его названием ставится знак минус, например, -WR или -OE, или же (реже) над названием сигнала ставится черта. Если таких знаков нет, то сигнал считается положительным. Для названий сигналов обычно используются латинские буквы, представляющие собой сокращения английских слов, например, WR — сигнал записи (от «write» — «писать»).
Инверсия сигнала обозначается кружочком на месте входа или выхода. Существуют инверсные входы и инверсные выходы (рис. 2.2).
Если какая-то микросхема выполняет функцию по фронту входного сигнала, то на месте входа ставится косая черта (под углом 45°), причем наклон вправо или влево определяется тем, положительный или отрицательный фронт используется в данном случае (рис. 2.2).
Тип выхода микросхемы помечается специальным значком: выход 3С — перечеркнутым ромбом, а выход ОК — подчеркнутым ромбом (рис. 2.2). Стандартный выход (2С) никак не помечается.
Наконец, если у микросхемы необходимо показать неинформационные выводы, то есть выводы, не являющиеся ни логическими входами, ни логическими выходами, то такой вывод помечается косым крестом (две перпендикулярные линии под углом 45°). Это могут быть, например, выводы для подключения внешних элементов (резисторов, конденсаторов) или выводы питания (рис. 2.3).
Рис. 2.3. Обозначение неинформационных выводов
В схемах также предусматриваются специальные обозначения для шин (рис. 2.4). На структурных и функциональных схемах шины обозначаются толстыми линиями или двойными стрелками, причем количество сигналов, входящих в шину, указывается рядом с косой чертой, пересекающей шину. На принципиальных схемах шина тоже обозначается толстой линией, а входящие в шину и выходящие из шины сигналы изображаются в виде перпендикулярных к шине тонких линий с указанием их номера или названия (рис. 2.4). При передаче по шине двоичного кода нумерация начинается с младшего разряда кода.
Рис. 2.4. Обозначение шин
При изображении микросхем используются сокращенные названия входных и выходных сигналов, отражающие их функцию. Эти названия располагаются на рисунке рядом с соответствующим выводом. Также на изображении микросхем указывается выполняемая ими функция (обычно в центре вверху). Изображение микросхемы иногда делят на три вертикальные поля. Левое поле относится к входным сигналам, правое — к выходным сигналам. В центральном поле помещается название микросхемы и символы ее особенностей. Неинформационные выводы могут указываться как на левом, так и на правом поле; иногда их показывают на верхней или нижней стороне прямоугольника, изображающего микросхему.
В табл. 2.1 приведены некоторые наиболее часто встречающиеся обозначения сигналов и функций микросхем. Микросхема в целом обозначается на схемах буквами DD (от английского «digital» — «цифровой») с соответствующим номером, например, DD1, DD20.1, DD38.2 (после точки указывается номер элемента или узла внутри микросхемы).
Dd1 на схеме что это
Одна из причин их появления была в том, что число выводов у корпусов микросхем ранних разработок не превышало 14, а стоимость многовыводного корпуса составляла значительную часть от стоимости готовой микросхемы. Для D-триггера требуется всего четыре внешних вывода: вход данных D, тактовый вход С, два выхода Q и Q (один из них может отсутствовать). Схема D-триггера отличается от схемы RST-триггера наличием инвестора DD1.1, добавленного между входами S и R. Теперь состояние неопределенности для входов R н S исключается, так как инвертор DD1.1 формирует на входе R сигнал S .
Согласно таблице логических состояний D-триггера в некоторый момент времени tn на вход D можно подать напряжение низкого или высокого уровня. Если в последующий момент tn+1 придет положительный перепад тактового импульса, то состояния на выходах Qn+1 и Q n+1 будут соответствовать таблицы. На рисунке показаны диаграммы записи в D-rparrep напряжений высокого и низкого входных уровней и их считывание. Непременное условие правильной работы D-триггера — это наличие защитного интервала времени после прихода запускающего импульса UD перед тактовым UC (интервал времени tn+1 — tn оговаривается справочными данными на D-триггер).
Если снабдить D-триггер цепью обратной связи, соединяющей выход Q со входом D, то он станет работать как Т-триггер, т.е. делитель частоты в 2 раза. Действительно, нетрудно видеть, что делитель по фазировке сигналов соответствует Т-триггерному.
Dd1 на схеме что это
D-триггером называется триггер с одним информационным входом, работающий так, что сигнал на выходе после переключения равен сигналу на входе D до переключения, т. е. Qn+1=Dn Основное назначение D-триггеров — задержка сигнала, поданного на вход D. Он имеет информационный вход D (вход данных) и вход синхронизации С. Вход синхронизации С может быть статическим (потенциальным) и динамическим. У триггеров со статическим входом С информация записывается в течение времени, при котором уровень сигнала C=1. В триггерах с динамическим входом С информация записывается только в течение перепада напряжения на входе С. Динамический вход изображают на схемах треугольником. Если вершина треугольника обращена в сторону микросхемы (прямой динамический вход), то триггер срабатывает по фронту входного импульса, если от нее (инверсный динамический вход) — по срезу импульса. В таком триггере информация на выходе может быть задержана на один такт по отношению к входной информации.
D-триггеры могут быть построены по различным схемам. На рис. 2.43,а показана схема одноступенчатого D-триггера на элементах И-НЕ и его условное обозначение. Триггер имеет прямые статические входы (управляющий сигнал — уровень логической единицы). На элементах DD1.1 и DD1.2 выполнена схема управления, а на элементах DD1.3 и DD1.4 асинхронный RS-триггер.
Рис. 2.43. Синхронный D-триггер: а — схема D-триггера на элементах И-НЕ и условное обозначение;
б — временные диаграммы; в — преобразование синхронного RS-триггера в синхронный D-триггер;
г — временные диаграммы записи и считывания.
Если уровень сигнала на входе С = 0, состояние триггера устойчиво и не зависит от уровня сигнала на информационном входе D. При этом на входы асинхронного RS-триггера с инверсными входами (DD1.3 и DD1.4) поступают пассивные уровни /S = /R = 1.
При подаче на вход синхронизации уровня С = 1 информация на прямом выходе будет повторять информацию, подаваемую на вход D.
Следовательно, при C=0 Qn+1=Qn, а при C=l Qn+1=Dn. Временные диаграммы, поясняющие работу D-триггера, приведены на рис. 2.43,б.
D-триггер возможно получить из синхронного RS-триггера, если ввести дополнительный инвертор DD1.1 между входами S и R (рис. 2.43,в). В таком триггере состояние неопределенности для входов S и R исключается, так как инвертор DD1.1 формирует на входе R сигнал /S. Временные диаграммы записи в D-триггер напряжений высокого и низкого входных уровней и их считывание приведены на рис. 2.43,г. Обязательным условием правильной работы D-триггера является наличие защитного временного интервала после прихода импульса на вход D перед тактовым импульсом (вход С). Этот интервал времени tn+1-tn зависит от справочных данных на D-триггер.
Комбинированные D-триггеры имеют дополнительные входы асинхронной установки логических 0 и 1 — входы S и R. Схема и условное обозначение одного такого триггера представлены на рис. 2.44. Триггер собран на шести элементах И-НЕ по схеме трех RS-триггеров. Входы /S и /R служат для первоначальной установки триггера в определенное состояние.
Рис. 2.44. Комбинированный D-триггер и его условное обозначение.
Если C=D=0, установить /S=0, а /R=1, то элементы DD1.1 . DD1.5 будут закрыты, а элемент DD1.6 будет открыт, т. е. Q=l, /Q=0. При снятии нулевого сигнала со входа /S, откроется элемент DD1.1, состояние остальных элементов не изменится. При подаче единичного сигнала на вход С на всех входах элемента DD1.3 будут действовать единичные сигналы и он откроется, а элемент DD1.6 закроется: /Q = 1. Теперь на всех входах элемента DD1.5 действуют единичные сигналы и он будет открыт: Q = 0. Следовательно, после переключения триггера сигнал на выходе Q стал равным сигналу на входе D до переключения: Qn+1=Dn=0. После снятия единичного сигнала со входа С состояние триггера не изменится.
D-триггер с динамическим входом C может работать как T-триггер. Для этого необходимо вход С соединить с инверсным выходом триггера /Q (рис. 2.45,а). Если на входе D поставить дополнительный двухвходовый элемент И и инверсный выход триггера /Q соединить с одним из входов элемента И, а на второй вход подать сигнал EI, то получим T-триггер с дополнительным разрешением по входу (рис. 2.45,б).
Рис. 2.45. Схемы преобразования D-триггера. а — преобразование D-триггера в T-триггер и его временная диаграмма работы;
б — преобразование D-триггера в в T-триггер с дополнительным входом расширения EI и его временная диаграмма работы;
Микросхема ТМ2 содержит два независимых комбинированных D-триггера, имеющих общую цепь питания. У каждого триггера имеется один информационный вход D, вход синхронизации С и два дополнительных входа /S и /R независимой асинхронной установки триггера в единичное и нулевое состояния, а также комплементарные выходы Q и /Q (рис. 2.46). Логическая структура одного D-триггера (рис. 2.46) содержит следующие элементы: основной асинхронный RS-триггер (ТЗ), вспомогательный синхронный RS-триггер (Т1) записи логической единицы (высокого уровня) в основной триггер, вспомогательный синхронный RS-триггер (Т2) записи логического нуля (низкого уровня) в основной триггер. Входы /S и /R — асинхронные, потому что они работают (сбрасывают состояние триггера) независимо от сигнала на тактовом входе, активный уровень для них низкий (т. е. инверсные входы /S и /R).
Рис. 2.46. Структура D-триггера микросхемы ТМ2
Асинхронная установка D-триггера в единичное или нулевое состояния осуществляется подачей взаимопротивоположных логических сигналов на входы /S и /R. В это время входы D и С не влияют.
Если на входы /S и /R одновременно подать сигнал низкого уровня (логический нуль), то на обоих выходах триггера Q и /Q будет высокий уровень (логическая единица). Однако после снятия этих сигналов со входов /S и /R состояние триггера будет неопределенным. Поэтому комбинация /S=/R=0 для этих входов является запрещенной.
Загрузить в триггер входные уровни В или Н (т. е. логические 1 или 0) можно, если на входы /S и /R подать напряжение высокого уровня: /S=/R=1. Сигнал от входа D передается на выходы триггера при поступлении положительного перепада импульса на вход С (изменение от низкого* к высокому). Однако, чтобы D-триггер переключался правильно (согласно таблице состояний, табл. 2.24), необходимо уровень на входе D зафиксировать заранее, т. е. до прихода перепада на вход С. Причем этот защитный временной интервал должен быть больше времени задержки распространения сигнала в триггере (определяется по справочнику).
| Режим работы | Входы | Выходы | ||||
|---|---|---|---|---|---|---|
| /S | /R | D | C | Q | /Q | |
| Асинхронная установка | 0 | 1 | X | X | 1 | 0 |
| Асинхронный сброс | 1 | 0 | Х | Х | 0 | 1 |
| неопределенность | 0 | 0 | Х | Х | 1 | 1 |
| Загрузка «1» (установка) | 1 | 1 | 1 | _/ | 1 | 0 |
| Загрузка «0» (сброс) | 1 | 1 | 0 | _/ | 0 | 1 |
Цоколевка микросхемы ТМ2 приведена на рис. 2.47, а основные параметры см. в табл. 2.20а.
Рис. 2.47. Условное обозначение и
цоколевка микросхемы ТМ2
Микросхемы ТM5 и ТМ7 содержат по четыре D-триггера, входы синхронизации которых попарно соединены и обозначены как входы разрешения загрузки EI. Если на такой вход разрешения EI подается напряжение высокого уровня, то информация, поступающая на входы D, передается на выходы триггеров. При напряжении низкого уровня на входе разрешения EI на выходах триггеров сохраняются предыдущие состояния (состояние входов D безразлично). В триггерах будет зафиксирована информация, имевшаяся на входах D, если состояние входа EI переключить от напряжения высокого уровня к низкому. Такие триггеры используются в качестве четырехразрядного регистра хранения информации с непарным тактированием разрядов, а также в качестве буферной памяти и элемента задержки. Каждый триггер микросхемы ТМ5 имеет только прямой выход Q, а каждый триггер микросхемы ТМ7 имеет прямые Q и инверсные /Q выходы. Функциональные схемы, цоколевка, схема одного D-триггера и временные диаграммы работы приведены на рис. 2.48, а, основные параметры триггеров даны в табл. 2.20, состояния триггеров даны в табл. 2.25.
Рис. 2.48. Функциональные схемы, цоколевки, структура D-триггера и временные диаграммы микросхем ТМ5, ТМ7.
| Режим работы | Входы | Выходы | ||
|---|---|---|---|---|
| EI | D | Qn+1 | /Qn+1 | |
| Разрешение передачи данных на выход | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 | |
| Защелкивание данных | 0 | Х | Qn=1 | /Qn=0 |
Микросхемы. TM8 и ТМ9 содержат четыре и шесть D-триггеров соответственно. Они имеют общие входы синхронного сброса /R (установки в состояние низкого уровня) и входа синхронизации C. Структура ТМ8 и ТМ и их цоколевка приведены на рис. 2.49.
Рис. 2.48. Функциональные схемы и цоколевки микросхем ТМ8 и ТМ9.
Триггеры микросхемы ТМ9 имеют только прямые входы Q, а триггеры ТМ8 — прямые и инверсные выходы Q и /Q. На входах C и /R поставлены дополнительные инверторы. Микросхемы К1533ТМ8, К1533ТМ9 имеют повышенную нагрузочную способность, т.е. на каждом из выходов поставлены дополнительные инверторы. Функционрированне триггеров в микросхемах ТМ8 и ТМ9 соответствует таблице состояний (табл. 2.26).
| Режим работы | Входы | Выходы | |||
|---|---|---|---|---|---|
| /R | D | C | Qn+1 | /Qn+1 | |
| Сброс | 0 | X | X | 0 | 1 |
| Загрузка «1» | 1 | 1 | _/ | 1 | 0 |
| Загрузка «0» | 1 | 0 | _/ | 0 | 1 |
Установка всех триггеров в состояние Q = 0 произойдет, когда на асинхронный вход /R подать напряжение низкого уровня — 0. Входы С и D в это время не действуют. Информацию от входов D можно загрузить в триггеры, если на вход /R подать напряжение высокого уровня — 1. Тогда при подаче на вход синхронизации С положительного перепада напряжения (фронта импульса) и предварительно поданного на вход D напряжения высокого или низкого уровня появится на выходе Q высокий или низкий уровень.
Урок 8.3 — Логические элементы
Все, абсолютно все электронные компоненты, обрабатывающие цифровые сигналы, состоят из небольшого набора одинаковых «кирпичиков». В микросхемах малой степени интеграции могут быть единицы и десятки таких элементов, а в современных процессорах их может быть очень и очень много. Они называются логические элементы. Логическим элементом называется электрическая схема, предназначенная для выполнения какой-либо логической операции с входными данными. Логический элемент — элемент, осуществляющий определенные логические зависимость между входными и выходными сигналами. Входные данные представляются здесь в виде напряжений различных уровней, и результат логической операции на выходе — также получается в виде напряжения определенного уровня. Логические элементы обычно используются для построения логических схем вычислительных машин, дискретных схем автоматического контроля и управления.
Тем не менее, принцип работы цифровой логики остается неизменным – на входе логического элемента (входов может быть несколько) должен быть цифровой сигнал (сигналы, если входов несколько), который однозначно определяет сигнал на выходе логического элемента.
Конечно, логические элементы строятся, в свою очередь, из уже рассмотренных в предыдущих уроках резисторов, транзисторов и других электронных компонентов, но с точки зрения разработки цифровых схем именно логический элемент является их «элементарной» частицей.
При анализе работы логических элементов используется так называемая булева алгебра . Начала этого раздела математики было изложено в работах Джорджа Буля – английского математика и логика 19-го века, одного из основателей математической логики. Основами булевой алгебры являются высказывания, логические операции, а также функции и законы. Для понимания принципов работы логических элементов нет необходимости изучать все тонкости булевой алгебры, мы освоим ее основы в процессе обучения с помощью таблиц истинности.
Еще несколько замечаний. Логические элементы (как, впрочем, и другие элементы электронных схем) принято обозначать так, чтобы входы были слева, а выходы справа. Число входов может быть, вообще говоря, любым, отличным от нуля. Реальные цифровые микросхемы могут иметь до 8 входов, но мы ограничимся двумя – этого достаточно для понимания. Условные обозначения соответствуют отечественному ГОСТу, в других стандартах они могут быть иными.
Какие же бывают логические элементы?
Логические элементы имеют один или несколько входов и один или два (обычно инверсных друг другу) выхода. Значения «нулей» и «единиц» выходных сигналов логических элементов определяются логической функцией, которую выполняет элемент, и значениями «нулей» и «единиц» входных сигналов, играющих роль независимых переменных. Существуют элементарные логические функции, из которых можно составить любую сложную логическую функцию.
Элемент «И» (AND), он же конъюнктор, выполняет операцию логического умножения:
Условное обозначение — Таблица истинности
Здесь изображен логический элемент «2И» (цифра перед буквой «И» означает число входов). Знак & (амперсант) в левом верхнем углу прямоугольника указывает, что это логический элемент «И». Первые две буквы обозначения DD1.2 указывают на то, что это цифровая микросхема (Digital), цифра слева от точки указывает номер микросхемы на принципиальной схеме, а цифра справа от точки – номер логического элемента в составе данной микросхемы. Одна микросхема может содержать несколько логических элементов.
Состояние входов в таблице обозначаются «0» и «1» («ложь» и «истина»). Из таблицы видно, что выход «Y» будет иметь состояние «1» только в том случае, когда на обоих входах «Х1» и «Х2» будут «1». Это легко запомнить: умножение на «0» всегда дает «0».
Элемент «ИЛИ» (OR), он же дизъюнктор, выполняет операцию логического сложения:
Условное обозначение — Таблица истинности
Состояние «1» на выходе будет всегда, пока есть хотя бы одна «1» на входах.
Элемент «НЕ» (NOT), он же инвертор, выполняет операцию логического отрицания:
Условное обозначение — Таблица истинности
Состояние на входе обратно состоянию на входе.
Вот из этих трех элементов строятся все цифровые устройства!
Рассмотрим еще три логических элемента, которые можно получить, комбинируя уже рассмотренные. В силу исторически сложившихся схемотехнических решений эти скомбинированные схемы тоже считаются логическими элементами.
Элемент «И-НЕ» (NAND), конъюнктор с отрицанием:
Условное обозначение — Таблица истинности
Элемент И-НЕ работает точно так же как «И», только выходной сигнал противоположен. Там где у элемента «И» на выходе должен быть «0», у элемента «И-НЕ» будет единица. И наоборот.
Элемент «ИЛИ-НЕ» (NOR), дизъюнктор с отрицанием:
Условное обозначение — Таблица истинности
Элемент работает так же как и «ИЛИ», но с инверсией выхода.
Элемент «Исключающее ИЛИ» (XOR), сумматор по модулю 2:
Условное обозначение — Таблица истинности
В этом элемента «1» на выходе будет только тогда, когда на входах разные состояния.
На таких элементах строят сумматоры двоичных многоразрядных чисел. Для этого используется еще один дополнительный выход, на котором при появлении на входах двух «1» появляется сигнал переноса разряда.
Мы рассмотрели логические элементы, которые применяются в цифровой технике для построения логических схем любого уровня сложности, но рассмотренные нами элементы не могут делать одну крайне важную работу – они не умеют хранить информацию. Для хранения используется более сложный класс устройств, называемый элементами с памятью или конечными автоматами. В этот класс входят триггеры, регистры, счетчики, шифраторы (дешифраторы), мультиплексоры (демультиплексоры) и сумматоры. Некоторый из этих устройств мы рассмотрим в следующем уроке.