Лабы электроника АРТ / Лаба №12 / Лаба 12
Исследования влияния управляющих сигналов на работу дешифраторов.
Реализация и исследование функциональных модулей на основе дешифраторов.
2) Исследование принципа работы дешифратора 3х8 в основном режиме.
3) Исследование принципа работы дешифратора 3х8 в режиме 2х4.
Уровень логического сигнала не изменяется.
Уровень логического сигнала не изменяется.
Уровень логического сигнала не изменяется.
4) Исследование работы дешифратора в качестве демультиплексора.
5) Исследование дешифратора 3х8 с логической схемой на выходе.
6) Дешифратор адреса на схемах дешифратора.
Код числа на входах A4A5A6 (101) A7A8A9 (010)
В данной лабораторной работе была исследован принцип работы дешифратора 3х8 в основном режиме и в режиме 2х8, а также влияние управляющих сигналов на его работу. Изменяя уровни сигналов, заполнили таблицу истинности для различных режимов работы. Результаты записаны в таблицах 1-4.
Также были получены результаты при исследовании работы дешифратора в качестве мультиплексора (Рис.2). Результаты записаны в таблицу 5.
Ответы на контрольные вопросы:
1) Какие логические функции выполняет дешифратор?
Дешифраторы являются устройствами, выполняющими двоичные, троичные или k-ичные логические функции (операции), где k — основание системы счисления.
2) Каково назначение входов управления в дешифраторе, как влияет сигнал управления на выходные функции дешифратора?
Сигналы на входах управления разрешают функционирование дешифратора или переводят его в пассивное (высокоимпедансное) состояние, при котором, независимо от сигналов на информационных входах, на всех выходах устанавливается уровень логической единицы.
3) Какие дополнительные логические элементы необходимы для реализации логических функций n аргументов на основе дешифратора с прямыми выходами? А с инверсными?
У дешифратора с прямым разрешающим входом активным уровнем является уровень логической единицы, у дешифраторов с инверсным входом – уровень логического нуля.
4) Как выглядит схема дешифратора 2х4, выполненная в базисе И, ИЛИ, НЕ, входы дешифратор A, B, выходы Y0, Y1, Y2, Y3. Сколько элементов каждого типа для этого требуется
Для создания схемы дешифратора необходимо 6 элементов типа И-НЕ
5) Как из двух дешифраторов 2х4 сделать один дешифратор 3х8?
6) Как на основе нескольких дешифраторов 2х4 с управляющим входом сделать дешифратор 4х16? Сколько дешифраторов 2х4 потребуется для решения этой задачи, если не использовать другие элементы?
7) Как на основе дешифратора 2×4 сделать схему, фиксирующую совпадение двух бит (А=В=1, А=В=0) и реализующую функцию F = ABvA̅B?
— Для этого необходимо соединять дешифраторы 2×4 определенным образом, для того, что бы на выходе получился сигнал F = ABvA̅B
8) Как на основе дешифратора сделать логическую схему, реализующую функцию F = AB̅vA̅B
— Для этого необходимо соединять дешифраторы 2×4 определенным образом, для того, что бы на выходе получился сигнал F = AB̅vA̅B.
2 входа, значит 4 комбинации
0*0′ + 0’*0 = 0*1 + 1*0 = 0
0*1′ + 0’*1 = 0*0 + 1*1 = 1
1*0′ + 1’*0 = 1*1 + 0*0 = 1
1*1′ + 1’*1 = 1*0 + 0*1 = 0
9) При каком значении А3 схема на рис.5 работает?
— Схема работает только при значении А3=0, т.е. когда ключ разомкнут. В противном случае (когда ключ замкнут, сигнал на вход G не поступает и схема не работает.
10)Чтобы схема на Рис.4 работала при указанных перемычках, код числа на входах A4A5A6 должен быть (101), а на входах A7A8A9 (010)
Назначение и применение шифраторов и дешифраторов
Дешифраторы и шифраторы (также, как и элементы И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ) являются комбинационными элементами: потенциалы на их выходах зависят от сиюминутного состояния входов, с их изменением меняется и ситуация на выходах; такие элементы не сохраняют предыдущее состояние после смены потенциалов на входах, т.е. не обладают памятью.
Дешифраторы могут быть полными и неполными. Полные дешифраторы реагируют на все входные коды, неполные – на коды, величина которых не превосходит некоторого заранее установленного значения. Выходы дешифраторов могут быть прямыми и ин-версными.
Шифраторы выпускаются приоритетными и не приоритетными. У приоритетного шифратора входы имеют разный приоритет. Возбужденный вход с большим приоритетом подавляет действие прежде возбужденного и устанавливает на выходах код, соответ-ствующий своему значению..
Знание материала, излагаемого в данной теме, дадут студенту возможность правильного выбора дешифраторов и шифраторов в зависимости от требуемой разрядности, необходимости использования управляющих входов этих элементов и категории выходов. Он научится организовывать структуры с большим числом входов на маловходовых элементах, а также осуществлять адресацию устройств кодами, разрядность которых превосходит разрядность используемых элементов.
Структура дешифратора.
Каждому цифровому коду на входах дешифратора (рис. 3.2, а, б) соответствует логиче-ская 1 (или логический 0) на соответствующем выходе. Иными словами, каждый входной код адресует соответствующий выход, который при этом возбуждается. Поэтому входы дешифратора часто называют адресными. Стоящие возле них цифры (1,2,4…) показывают как соотносятся веса разрядов поступающего двоичного числа.
Выходы дешифратора оцифрованы десятичными числами. Возбуждается тот выход, но-мер которого равен весу входного кода, разряды которого имеют обозначенные веса , т.е. дешифратор расшифровывает (дешифрирует) число, записанное в двоичном коде, представляя его логической 1 (логическим 0) на соответствующем выходе. Так, выход 5 возбуждается при входном коде 101, выход 6 – при входном коде 110 и т.д. Удобно представлять, что выход дешифратора отображает возбудивший его входной код.
Вход V является входом разрешения работы. Если он инверсный (обозначен кружком ) , то для функционирования дешифратора на нем должен быть лог. 0 (достаточно этот вход соединить с общим проводом – “землей”). Прямой вход V через резистор соединяется с источником питания. Наличие входа разрешения расширяет функциональные возможности микросхемы.
Дешифратор выбирается так, чтобы число его входов соответствовало разрядности по-ступающих двоичных кодов. Число его выходов равно количеству различных кодов этой разрядности. Так как каждый разряд двоичного кода принимает два значения, то полное количество n-разрядных комбинаций (n-разрядных двоичных кодов) равно 2n. Такое число выходов имеет полный дешифратор.
Неполный дешифратор выбирается, когда некоторые значения адресных кодов не отра-жают физической реальности. Так, например, дешифратор, предназначенный для фикса-ции двоичных кодов десятичного разряда (в нем могут быть цифры 0,1,2…9), должен иметь четыре входа (910 отображается как 10012). Однако комбинации, большие 10012 отображают не цифру, а число, и поэтому (хотя и могут появляться на входах) не должны фиксироваться на выходах, число которых может не превышать десяти.
Основу структуры дешифратора могут составлять элементы И; выход каждого из них является выходом дешифратора. Если этот выход должен быть возбужден, то на входах элемента И должны собираться логические единицы. При этом разряды входного кода, в которых присутствуют логические единицы, должны поступать на входы элемента И не-посредственно, а нулевые разряды должны инвертироваться.
Дешифраторы и шифраторы существуют:
с прямыми входами
с инверсными входами
Некоторые типы дешифраторов имеют инверсные выходы: на возбужденном (активизированном) выходе присутствует логиче-ский 0, в то время как на всех других – логические 1. Такие дешифраторы удобно использовать, когда активным сигналом для вы-бора (ввода в действие, инициализации) устройства с выхода дешифратора является логический 0.
Расширение разрядности дешифратора
Общий случай расширения разрядности дешифраторов иллюстрирует рис.3.4. Левый (по схеме) дешифратор постоянно активизирован логической 1 на входе V. Кодами на его ад-ресных входах может быть активизирован (выбран) любой из дешифраторов DC0…DC15. Выбор одного из выходов 0…15 каждого из них определяется кодом на объединенных входах 1, 2, 4, 8. Таким образом, любой из 256 (28) выходов может быть активизирован восьмиразрядным кодом, четыре разряда которого выбирают номер дешифратора, а четы-ре – номер его выхода.
Применение дешифраторов
Основное назначение дешифратора состоит в том, чтобы выбрать (адресо-вать, инициализировать) один объект из множества находящихся в устройстве. Рис. 3.5 иллюстрирует это применение. Каждому объекту присваивают определенный адрес (номер). Когда на входы дешифратора поступает двоичный код адреса, соответствующий элемент активизируется за счет появления логического 0 на связанном с ним выходе де-шифратора, а остальные элементы ос-таются заблокированными.
Можно предусмотреть, чтобы с одного из выходов дешифратора на определенный блок поступал управляющий сигнал, когда на входах дешифратора появляется определенный код, соответствующий, например, превышению какого-либо параметра (температуры, напряжения и т.д.), который должен быть приведен к нормальному уровню указанным блоком.
Когда число адресуемых устройств невелико, многие выходы дешифратора остаются неза-действованными. При этом может оказаться целесообразным (в частности, по экономическим соображениям) использовать не микросхему дешифратора, а реализовать ее фрагмент логическими элементами.
На дешифраторе могут быть реализованы логические функции. Пусть, к примеру, y = />3 x2 />1 + />3 x2 x 1 + x3 />2 x 1. Логические переменные подаются на адресные входы дешифратора. Первая конъюнкция (ее вес равен 2) возбуждает выход №2, вторая – выход №3, третья – выход №5. Так как условие y = 1 должно иметь место при наличии любой из этих конъюнкций, то выходы 2, 3 и 5 надо объединить дизъюнкцией.
Шифраторы
Структура шифратора.
Шифратор решает задачу, обратную дешифратору: в частности, на его выходах устанавливается двоичный код, соответствующий десятичному номеру возбужденного информационного входа.
При построении шифратора для получения на выходе натурального двоичного кода учитывают, что единицу в младшем разряде такого кода имеют нечетные десятичные цифры 1, 3, 5, 7,…, т. е. на выходе младшего разряда должна быть 1, если она есть на входе № 1 или на входе № 3 и т. д. Поэтому входы под указанными номерами через элемент ИЛИ соединяются с выходом младшего разряда. Единицу во втором разряде двоичного кода имеют десятичные цифры 2, 3, 6, 7. .; входы с этими номерами через элемент ИЛИ должны подключаться к выходу шифратора, на котором устанавливается второй разряд кода. Аналогич-но, входы 4, 5, 6, 7,… через элемент ИЛИ должны быть соединены с выходом, на котором устанавливается третий разряд, так как их коды имеют в этом разряде единицу, и т. д.
Возможно построение схемы шифратора, где E – вход разрешения работы, а Е0– выход, логический 0 на котором свидетельствует о том, что ни один информационный вход не возбужден. Для расширения разрядности (каскадирования) шифраторов вход E последующего шифратора соединяют с выходом E0.предыдущего. Если информационные входы предыдущего шифратора не возбуждены (E0=0), то последующий шифратор получает разрешение работать.
Назначение и применение шифраторов и дешифраторов
Шифратор может быть организован не только для представления (кодирования) десятичного числа двоичным кодом, но и для выдачи определенного кода (его значение заранее выбирается), например, при нажатии клавиши с соответствующим символом. При появлении этого кода система оповещается о том, что нажата определенная клавиша клавиатуры.
Шифраторы применяются в устройствах, преобразующих один вид кода в другой. При этом вначале дешифрируется комбинация исходного кода, в результате чего на соответствующем выходе дешифратора появляется логическая 1. Это отображение входного кода, значение которого определено номером возбужденного выхода дешифратора, подается на шифратор, организованный с таким расчетом, чтобы каждый входной код вызывал появление заданного выходного кода
Одними из очень важных элементов цифровой техники, а особенно в компьютерах и системах управления являются шифраторы и дешифраторы. Когда мы слышим слово шифратор или дешифратор, то в голову приходят фразы из шпионских фильмов. Что- то вроде: расшифруйте депешу и зашифруйте ответ. В этом нет ничего неправильного, так как в шифровальных машинах наших и зарубежных резидентур используются шифраторы и дешифраторы.
Шифраторы.
Таким образом, шифратор (кодер), это электронное устройство, в данном случае микросхема, которая преобразует код одной системы счисления в код другой системы. Наибольшее распространение в электронике получили шифраторы, преобразующие позиционный десятичный код, в параллельный двоичный. Вот так шифратор может обозначаться на принципиальной схеме.
К примеру, представим, что мы держим в руках обыкновенный калькулятор, которым сейчас пользуется любой школьник.
Поскольку все действия в калькуляторе выполняются с двоичными числами (вспомним основы цифровой электроники), то после клавиатуры стоит шифратор, который преобразует вводимые числа в двоичную форму.
Все кнопки калькулятора соединяются с общим проводом и, нажав, к примеру, кнопку 5 на входе шифратора, мы тут же получим двоичную форму данного числа на его выходе.
Конечно же, шифратор калькулятора имеет большее число входов, так как помимо цифр в него нужно ввести ещё какие-то символы арифметических действий, поэтому с выходов шифратора снимаются не только числа в двоичной форме, но и команды.
Если рассмотреть внутреннюю структуру шифратора, то несложно убедиться, что он выполнен на простейших базовых логических элементах.
Во всех устройствах управления, которые работают на двоичной логике, но для удобства оператора имеют десятичную клавиатуру, используются шифраторы.
Назначение дешифратора
Назначение дешифраторов — обеспечить на каждом из выходов сигнал, равный единицы, только при вполне определенной комбинации входных сигналов.
Дешифраторы (также, как и элементы И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ) являются комбинационными элементами, потенциалы на их выходах зависят от сиюминутного состояния входов, с их изменением меняется и ситуация на выходах; такие элементы не сохраняют предыдущее состояние после смены потенциалов на входах, т.е. не обладают памятью.
Принцип работы дешифратора
Дешифратор — это комбинационный узел или комбинационная схема, имеющая при n информационных входах до 2n выходов и осуществляющая преобразование параллельного двоичного числа в унитарный код. Унитарный означает такой способ представления числа, при котором величина числа определяется положением активного сигнала на множестве выходов. Двоичное число, подаваемое на информационные входы, указывает номер того выхода, на котором наблюдается активный сигнал. То есть входы дешифратора в данном случае являются адресными, определяют адрес выхода с активным сигналом. На остальных выходах наблюдаются в то же время пассивные сигналы. При определении номера выхода надо учитывать тот факт, что входная информация представлена в двоичном виде, а выходы пронумерованы в десятичной системе счисления. Следовательно, для определения номера выхода необходимо с учётом веса каждого информационного разряда осуществить преобразование двоичного числа, подаваемого на информационные входы, в десятичное. Полученное десятичное число и определяет номер выхода, на котором формируется активный сигнал.
Рисунок 2.1 — УГО дешифратора на 3 входа
Логика работы микросхемы такова: на входы данных микросхемы подается цифровой код. В данном случае — это любое трехразрядное двоичное число. Смысл работы такого дешифратора — выдать активный сигнал только на одном из своих выходов. На том выходе, номер которого соответствует двоичному коду, присутствующему на его входах x1. x2.
В большинстве современных дешифраторов активным сигналом на выходе считается низкий логический уровень. Это значит, что при поступлении на входы x0 — x1 сигнала 00, на выходе «0» будет логический ноль, а на всех остальных выходах — единица. Состояние выходов дешифратора при других значениях входного сигнала приведено в таблице 2.1.
Важное значение имеет вход выбора микросхемы CS. Этот вход позволяет включить или выключить всю микросхему. Микросхема работает только в том случае, если на вход CS дешифратора подан разрешающий нулевой сигнал. В противном случае микросхема выключается и на всех ее выходах устанавливается сигнал логической единицы.
Дешифратор, принцип построения, порядок работы
Дешифратор – логическая комбинационная схема, которая имеет n информационных входов и 2n выходов. Каждой комбинации логических сигналов на входах будет соответствовать активный уровень на одном из выходов. Обычно n равно 2, 3 или 4. На рис. 1 изображен дешифратор с n = 3, активным уровнем является уровень логического нуля. На входы А, В и С можно подать восемь различных комбинаций сигналов. Схема имеет 8 выходов, на одном из которых формируется низкий потенциал, на остальных – высокий. Номер этого единственного выхода, на котором формируется активный уровень, выражается комбинацией сигналов на входах в двоичном коде. Например, если на входы подана комбинация 011, то из восьми выходов микросхемы на выходе с номером N = 3 установится нулевой уровень сигнала.
Работа состоит из 1 файл
Дешифратор, принцип построения, порядок работы.docx
Дешифратор – логическая комбинационная схема, которая имеет n информационных входов и 2n выходов. Каждой комбинации логических сигналов на входах будет соответствовать активный уровень на одном из выходов. Обычно n равно 2, 3 или 4. На рис. 1 изображен дешифратор с n = 3, активным уровнем является уровень логического нуля. На входы А, В и С можно подать восемь различных комбинаций сигналов. Схема имеет 8 выходов, на одном из которых формируется низкий потенциал, на остальных – высокий. Номер этого единственного выхода, на котором формируется активный уровень, выражается комбинацией сигналов на входах в двоичном коде. Например, если на входы подана комбинация 011, то из восьми выходов микросхемы на выходе с номером N = 3 установится нулевой уровень сигнала.
Помимо информационных входов А, В, С дешифраторы обычно имеют дополнительные входы управления G. Сигналы на этих входах, например, разрешают функционирование дешифратора или переводят его в пассивное состояние, при котором, независимо от сигналов на информационных входах, на всех выходах установится уровень логической единицы. Можно сказать, что существует некоторая функция разрешения, значение которой определяется состояниями управляющих входов.
Разрешающий вход может быть прямым или инверсным. У дешифраторов с прямым разрешающим входом активным уровнем является уровень логической единицы, у дешифраторов с инверсным входом – уровень логического нуля. На рис. 1 представлен дешифратор с одним инверсным входом управления.
У дешифраторов с несколькими входами управления функция разрешения, как правило, представляет собой логическое произведение всех разрешающих сигналов управления. Обычно входы управления используют для каскадирования (увеличения разрядности) дешифраторов или при параллельной работе нескольких схем на общие выходные линии.
Использование дешифратора в качестве демультиплексора.
Дешифратор может быть использован и как демультиплексор – логический коммутатор, подключающий входной сигнал к одному из выходов. В этом случае функцию информационного входа выполняет один из входов разрешения, а состояние входов А, В и С задает номер выхода, на который передается сигнал со входа разрешения.
В ЭВМ, а также в других устройствах дискретной техники часто возникает необходимость в преобразовании n-разрядного двоичного кода в одноразрядный код с основанием Е=2 n или обратного преобразования. Логические устройства, осуществляющие такие преобразования, называются соответственно дешифраторами и шифраторами. Ниже рассмотрим примеры построения шифраторов и дешифраторов на ПЭ (пороговые элементы) и ФН (формальные нейроны).
Сначала рассмотрим схемы дешифратора. Для преобразования n- разрядного двоичного кода дешифратора обычно строится на 2 n клапанах (элемент И), каждый из которых имеет nвыходов. На входы клапанов подаются наборы двоичных переменных (аргументы), причём прямые значения переменных снимаются с единичных выходов соответствующих триггеров, а инверсные значения – с нулевых выходов. Если n небольшое число, то схема получается однокаскадной и для построения такого дешифратора, требуются ровно 2 n элементов. Если же n большое, а число входов клапана ограничено, то схема получается многокаскадной (многоступенчатой) и для построения такого дешифратора требуется значительное количество элементов.
Аналогичное положение имеет место и в случае построения дешифраторов на ПЭ и ФН. Для построения дешифратора на ПЭ в простейшем случае можно взять ПЭ, реализующий функцию И, и построить схему, полностью идентичную схеме на клапанах. При этом пользуются как прямые, так и инверсные значения аргументов, так как дешифратор реализует систему функций
Рис. 1. Синхронный
дешифратор на три дешифратор на три
При увеличении разрядности дешифрируемого двоичного кода, чтобы построить одноступенчатую схему, элемент придётся усложнить.
Так, если , то в качестве основного элемента дешифратора можно применить ФН, который используется в других устройствах как приёмный элемент. В этом ФН входные элементы ИЛИ можно рассматривать как элементы И при негативной логике. Снимая информацию с инверсного выхода ФН на подобных элементах, можно реализовать функцию (1-1) дешифратора.
На рисунке 1 показана схема трёхвходового дешифратора на ПЭ. Характерная особенность этого дешифратора в том, что он использует только прямые значения аргументов и работает по синхронному принципу. Если на шину С подан высокий потенциал, то дешифратор открыт и работает надлежащим образом; если же на этой шине имеется низкий потенциал, соответствующий логическому 0, то дешифратор закрыт (блокирован) и на всех его выходах имеются нули. Очевидно, если убрать шину синхроимпульсов и снизить пороги элементов на единицу, то получим асинхронный дешифратор с выходными двухвходовыми элементами.
На рисунке 2 показан другой вариант
Рис. 2. Асинхронный
асинхронного двоично- восьмеричного дешифратора, в котором используются только прямые значения аргументов. Однако недостатком, как этой, так и предыдущей схемы можно считать то, что в них используются разнотипные элементы.
НАЗНАЧЕНИЕ И ПРИНЦИП РАБОТЫ ДЕШИФРАТОРА
Дешифратор, устройство для расшифровки (декодирования) сообщения и перевода содержащейся в нём информации на язык (в код) воспринимающей системы. Пример дешифратора 2Ч4Дешифраторами называются комбинационные устройства, преобразующие -разрядный двоичный, троичный или k-ичный код в -ичный одноединичный код, где — основание системы счисления. Логический сигнал, появляется на том выходе, порядковый номер которого соответствует двоичному, троичному или k-ичному коду. Дешифраторы являются устройствами, выполняющими двоичные, троичные или k-ичные логические функции (операции). Двоичный дешифратор работает по следующему принципу: пусть дешифратор имеет входов, на них подано двоичное слово x , «F» при подаче кода, соответствующего десятичным числам от 10 до 15. Форма индицируемых букв показана на рис. 242. Преобразователь по техническим условиям обеспечивает при вытекающем выходном токе 10 мА и напряжении питания 10 В выходное напряжение не менее 9 В. В те моменты, когда на выходах преобразователя нет лог. 1, выходы находятся в высокоимпедансном состоянии. Разрешение на включение индикатора обеспечивается подачей на вход Е лог. 1, при лог. 0 на этом входе происходит гашение индикатора. Для нормальной работы генератора к его выводам следует подключить RC-цепь (резистор между выводами Т и G, конденсатор между выводом Т и общим проводом). Сопротивление резистора может составлять 10 кОм. 5 МОм, емкость конденсатора 100 пф и более. Частота генерации может быть приближенно определена по формуле: f = k/RC, где к = 700, 400, 350 и 300 для напряжения питания 3, 5, 10 и 15 В соответственно, частота выражена в герцах, сопротивление — в килоомах, емкость — в микрофарадах. Для сопротивления резистора 100 кОм и емкости конденсатора 0,01 мкФ частота составит от 100 до 300 Гц, при такой частоте мелькания индикатора незаметны. Счетчик при подаче на него импульсов от генератора обеспечивает на своих выходах 1, 2, 4 поочередное появление двоичных кодов чисел 0.4, а на выходах дешифратора HL5 — HL1 лог. 0 (рис. 243). Следует иметь в виду, что в те моменты, когда на выходах HL5 — HL1 нет лог. 0, они находятся в высокоимпедансном со-стоянии, так как выполнены с открытым стоком транзисторов с каналом -типа. По техническим условиям в состоянии лог. 0 при напряжении питания 10 В и выходном втекающем токе 80 мА выходное напряжение не превышает 1 В. Нагрузочная способность выходов счетчика 1, 2, 4 составляет 1,3 мА при напряжении питания 10 В и выходном напряжении 1В в состоянии лог. 0, такая же нагрузочная способность и при выходном напряжении 9 В в состоянии лог. 1. Входные импульсы тактовой частоты для работы счетчика могут быть поданы от внешнего генератора на вход Т, в этом случае резистор и конденсатор не нужны, выход G не используется. Схема включения микросхемы для работы на пять семисегментных индикаторов с общим катодом приведена на рис. 244. Мультиплексоры DD2 — DD5 служат для подачи на входы преобразователя микро-схемы DD6 кодов индицируемых цифр с пятиразрядного источника (счетчика, регистра), мультиплексор DD1 с переключателем SA1 определяют положение запятой.