Как построить распределитель импульсов с использованием дешифратора

Большая Энциклопедия Нефти и Газа

Распределители импульсов являются приемно-пере-дающими устройствами и связаны с одной стороны через ключи управления или блок-контакты объектов с линейным узлом, а с другой — с исполнительными реле. [16]

Распределитель импульсов ( РИ) формирует управляющие импульсы, обеспечивающие выполнение рабочего цикла. [17]

Распределитель импульсов ( рис. 8 — 25) состоит из ферродиодных ячеек IP — 37Р, собранных на ленточных сердечниках из стали ХВП и соединенных по однотактной схеме с общим сопротивлением R в цепях связи. Благодаря применению стали ХВП удается получить значительно большую энергию выходного импульса, чем с ферритом, что необходимо здесь для управления тиратроном МТХ-90. Ввиду непрямоугольноети петли применяется элемент Я / 7, компенсирующий возникающие в этом случае помехи. [18]

Распределители импульсов имеют на выходе упра з-ляющие сигналы, повторяющие импульсы на выходах дешифраторов ( рис. 5.13) и в то же время могут строиться без триггеров со счетным входом и цепями переноса. [20]

Распределитель импульсов является одним из важных узлов любого вычислительного устройства, обеспечивающим правильное взаимодействие всех блоков устройства. Схемы распределителей, известные в потенциальной системе элементов [4], также могут быть реализованы и в синхронной системе элементов. Кроме того, здесь могут быть построены и новые схемы распределителей на основе использования присущих синхронным элементам качеств синхронной передачи информации и хранения информации. [21]

Распределители импульсов осуществляют важную функцию в телемеханических системах управления, контроля и связи. В измерительной технике вместо распределителей сигналов применяют аналогичные по устройству переключатели каналов — коммутаторы, которые поочередно подключают к отсчетным устройствам цепи с различными измеряемыми параметрами. Распределители сигналов используют также для промежуточного преобразования информации в вычислительной технике. [22]

Распределитель импульсов в таких синхронизаторах обычно строится на основе сдвигающего регистра или счетчика с дешифратором. [23]

Распределители импульсов целесообразно строить на многостабильных элементах. Элементарная функциональная ячейка n — тактного реверсивного распределителя импульсов, выделенная на рис. 6 — 2 пунктиром, содержит ключевой элемент / С — ( транзистор), вход которого через две схемы совпадения И связан со входами В и Я распределителя. [24]

Распределитель импульсов Р предназначается для переключения цепей временного разделения сигналов и каналов. Понятия распределитель импульсов и коммутатор близки и в ряде случаев тождественны. [26]

Распределитель импульсов для устройств телемеханики с временным разделением сигналов обеспечивает формирование разделенных во времени сигналов, используемых при приеме, передаче и обработке информации. Один цикл состоит из 22 тактов, причем на каждом такте формируются два одинаковых по длительности сдвинутых во времени сигнала. Особенностью распределителя является возможность контроля работоспособности элементов и межэлементных связей при незначительных аппаратурных затратах. [28]

Распределитель импульсов представляет собой преобразователь последовательного десятичного кода в параллельный десятичный код. Матричные распределители выполняются по одноступенчатой и многоступенчатой схемам. Для построения многоступенчатых матриц выходы каждой пары диодных матриц первой ступени объединяются в диодные матрицы второй ступени, затем объединяются выходы соответствующих пар матриц второй ступени и образуются матрицы третьей ступени. Последняя ступень распределителя содержит только одну матрицу. Применение многоступенчатых матриц дает возможность построить распределитель со значительно меньшим числом диодов, чем в одноступенчатых распределителях с таким же числом выходов. [30]

Реализация устройства цифровой системы телеизмерений

Рассмотренные ранее структурные схемы устройств системы телеизмерения могут быть технически реализованы применением различных технических элементов. В курсовом проекте прорабатывается реализация с использованием программируемых логических контроллеров (ПЛК), которые являются современными средствами технической реализации самых разнообразных устройств и систем автоматики, входящих в нижний уровень интегрированной автоматизированной системы управления технологическими процессами.

Программируемые логические контроллеры представляют собой устройства программно-технического типа, следовательно, при их использовании необходимо не только выбрать тип контроллера, но и составить программу его работы.

Ввиду ограниченного времени курсового проектирования заданием на проектирование предусмотрены только составление и отладка программы работы ПЛК без выбора типа ПЛК.

Для составления программы работы ПЛК необходимо:

1. Составить структурную схему устройства, реализуемого с помощью ПЛК.

2. По структурной схеме устройства определить набор функциональных блоков, входящих в структурную схему.

3. Составить алгоритм работы каждого функционального блока, используя его функциональную схему.

4. Составить программу работы каждого функционального блока, используя алгоритм его работы.

5. Составить программу работы всего устройства.

6. Отладить программу работы устройства на контрольной задаче.

В разделе два курсового проекта разрабатывается структурная схема проектируемого устройства, по которой можно определить набор функциональных блоков, входящих в него.

Для разработки алгоритма работы каждого функционального блока необходимо составить его функциональную схему. Рассмотрим принципы построения функциональных блоков, используемых в системах телемеханики.

Распределители

Распределитель или коммутатор — это устройство с одним входом и многими выходами, на вход подаются тактовые импульсы переключения, выходной сигнал логической единицы последовательно появляется на одном выходе, начиная с первого и заканчивая последним.

Однотактный распределитель на четырёх D-триггерах. Схема такого распределителя приведена на рис.5.1, а (число триггеров может быть любым).

Выход Q предыдущего триггера соединён с входом D следующего триггера. Выход последнего триггера может быть соединён с входом первого минуя элемент ИЛИ — НЕ (пунктир на рисунке). Распределитель будет работать и в этом случае. Однако если по каким-либо причинам одновременно начнут переключаться два триггера или более (случай, возможный при большом числе триггеров), т.е. начнут циркулировать две единицы или больше, то такую ошибку исправить без остановки распределителя невозможно. Для предотвращения подобных ошибок предусмотрена защита в виде элемента ИЛИ — НЕ, на который подаются выходы всех триггеров. Когда переключится последний триггер, на входы этого элемента со всех выходов триггеров будут поданы нули, что обеспечит поступление на вход D первого триггера единицы и подготовку его. Если вместе с переключением последнего триггера будет переключаться ещё какой-нибудь, например второй, триггер, то на вход элемента ИЛИ — НЕ будет подана комбинация 0100 вместо 0000, что не обеспечит снятия с его выхода единицы. Когда распределитель переключится до конца, т.е. последует комбинация 0100, 0010, 0001 и, наконец, 0000 (Q₄=0), первый триггер будет подготовлен и распределитель начнёт правильно работать.

На рис.5.1, б представлена временная диаграмма распределителя, иллюстрирующая изложенное. Для построения распределителя использованы D-триггеры, переключающиеся по заднему фронту синхронизирующего импульса C, т.е. при переходе единицы в нуль (1/0). Как следует из рис. 5.1, б, длительность импульсов, снимаемых с выходов распределителя, равна периоду тактовых импульсов Т. В случае необходимости её можно сделать равной длительности тактового импульса ф (заштрихованная часть импульса).

Распределитель на восемь каналов, составленный из двух регистров сдвига и трёх логических элементов (рис. 5.2). Каждая из схем ИР1 представляет собой четырёхразрядный регистр сдвига.

Тактовые импульсы поступают на входы C. Переключение начинается со схемы ИР1₁, на вход V₁ которой записывается сигнал 1, а на выходах 1, 2, 3 и 4 поочерёдно возникает сигнал 1, передаваемый далее в другие функциональные блоки. Единица с выхода 4 одновременно поступает на вход V₁ схемы ИР1₂, которая начинает переключаться и на её выходах 5 — 8 также поочерёдно появляется сигнал 1. Таким образом, в течение цикла с выходов распределителя будут поочерёдно сняты восемь импульсов.

Для правильной работы распределителя необходимо:

1. в начале каждого цикла записывать на вход V₁ схему ИР1₁ сигнал 1, т.е. подготавливать распределитель к работе;

2. прекращать работу распределителя в случае, если из-за помех на его выходах будет возникать в данный момент времени не один сигнал 1, а два или более.

Распределитель на D-триггерах

Рис.5.1. Распределитель на D-триггерах:

а — функциональная схема; б — временная диаграмма.

Функциональная схема распределителя на регистрах сдвига

Рис.5.2. Функциональная схема распределителя на регистрах сдвига

Для этой цели можно использовать метод, изложенный ранее (см. рис. 5.1) и реализованный с применением других логических элементов. Для этого взяты два элемента, каждый из которых представляет собой логический элемент 2 — 2 — 2 — 3И — 4ИЛИ — НЕ. Этот элемент содержит четыре схемы И: три — на два входа и одну — на три входа. С каждой из этих схем могут быть сняты единицы или нули, которые являются входами схемы ИЛИ. Элемент НЕ инвертирует приходящие сигналы. В каждом элементе входы И объединены, что преобразовало его в элемент 4ИЛИ — НЕ.

На вход V₁ элемента ИР1₁ сигнал 1 поступит только тогда, когда на всех выходах элементов ИР1₁ и ИР1₂ будут нули. Из этого состояния начинаются процессы в следующем цикле работы распределителя.

Распределитель на шестнадцать каналов, составленный из счётчика и дешифратора.

Распределитель можно построить, применяя двоичный счётчик СТ и дешифратор DC (рис.5.3)

Функциональная схема распределителя, составленного из счётчика и дешифратора

Рис.5.3. Функциональная схема распределителя, составленного из счётчика и дешифратора.

Счётчик преобразует число импульсов, поступающих на счётный вход, в четырёхразрядный двоичный код, который поступает на соответствующие входы дешифратора, на выходе которого в каждый момент времени логическая единица может быть только на одном из шестнадцати выходов.

Исходное положение счётчика — нулевое, его выходной сигнал «0000», при этом на выходе дешифратора сигнал логической единицы находится на выводе «0», на всех остальных выводах сигналы логического нуля. Это означает, что при обнулении счётчика распределитель формирует выходной сигнал первому каналу.

С приходом первого тактового импульса счётчик переходит в состояние «0001», что соответствует появлению логической единицы на выводе «1» дешифратора. Это означает, что распределитель выдаёт выходной сигнал по второму каналу.

Приход каждого тактового импульса переключает распределитель на следующий канал, последним будет шестнадцатый канал (выход «15» дешифратора). Далее процессы повторяются.

Распределитель импульсов Советский патент 1981 года по МПК G06F1/04

(54) РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ

Иллюстрации к изобретению SU 809 137 A1

Реферат патента 1981 года Распределитель импульсов

Формула изобретения SU 809 137 A1

Изобретение относится к вычислительной технике и телемеханике и может быть применено при построении распределителя тактовых импульсов для дискретных устройств и вычислительных машин. Известно распределительное устройство, содержащее генератор импульсов, триггеры, импульсные делители частоты, матричный диодный дешифратор 1. Недостатком такого устройства является сложная схема и большое количество элементов. Известен также многоканальный распределитель импульсов, выбранный авторами в качестве прототипа и содержаш.ий счетчик, два дешифратора 2. Недостатком этого распределителя является наличие двухтактной системы управления, что усложняет его, так как требует наличия двойного количества триггеров и сложного генератора импульсов, обеспечивающего двухтактную последовател эность импульсов. Цель изобретения — упрощение распределителя. Указанная цель достигается тем, что в распределителе импульсов, содержащем счетчик и два дешифратора, причем вход распределителя подключен ко входу счетчика, введен элемент НЕ, вход распределителя соединен через элемент НЕ со стробирующим входом первого дешифратора и непосредственно со стробирующим входом второго дешифратора, выходы счетчика подключены ко входам первого и второго дешифраторов. Это позволяет сократить в два раза количество триггеров в счетчике, что существенно упрощает распределитель. На фиг. 1 представлена функциональная схема распределителя импульсов, содержащая двухразрядный счетчик; на фиг. 2 — временная диаграмма, поясняющая принцип работы распределителя. Распределитель импульсов содержит счетчик 1, первый дещифратор 2, второй дешифратор 3, — элемент НЕ 4, информационные входы первого и второго дешифраторов 2 и 3 попарно соединены между собой и подключены к соответствующим выходам счетчика 1, вход которого соединен со стробирующим входом второго дешифратора 3 и через элемент НЕ 4 со стробирующим входом первого дешифратора 2. Вход счетчика 1 является входом 5 распределителя. Выходы

первого и второго дешифраторов 2 и 3 являются выходами 6-13 распределителя.

Распределитель импульсов работает следующим образом.

На вход 5 (фиг. 2а) распределителя импульсов поступают сигналы с высокочастотного генератора, которые имеют скважность два (Q 2) и высокую частоту генерации, чтобы не влиять на быстродействие дискретного устройства или вычислительной машины, для которых формируется тактовая сетка импульсов, обеспечивающая управление данным дискретным устройством или вычислительной машиной.

Эти сигналы в прямом коде поступают на стробирующий вход (фиг. 26) второго дешифратора 3 и в обратном коде через элемент НЕ 4 на стробирующий вход (фиг. 2в) первого дешифратора 2.

Счетчик 1 начинает заполняться сигналами (фиг. 2г, д), поступающими на вход 5 (фиг. 2а) распределителя, и формировать на входах двух идентичных дешифраторов 2 и 3 в каждьш момент времени, определенное состояние счетчика , которое подготавливает при данной комбинации сигналов, поступаюших со счетчика 1, только один выход (фиг. 2е, ж, з, и) на первом и втором дешифраторах 2 и 3, которые стробируются соответствующими сигналами, поступающими на стробирующие входы дешифраторов 2 и 3.

Рассмотрим работу распределителя импульсов с момента, когда счетчик 1 находится в нулевом состоянии.

В этот момент времени в первом и втором дешифраторах 2 и 3 подготовлены выходы (фиг. 2е), настроенные на нулевое состояние счетчика 1. Данное состояние счетчика 1 рассматривается в момент отсутствия входного сигнала, поступающего на вход 5 (фиг. 2а) распределителя. В результате этого на стробирующем входе первого дещифратора 2 (фиг. 2в) появляется сигнал, который поступает на выход 6 (фиг. 2к) распределителя через подготовленный первый выход (фиг. 2е) первого дещифратора 2, так как счетчик 1 находится в нулевом состоянии.

По приходу первого сигнала, поступающего на вход 5 (фиг. 2а) распределителя, на стробирующем входе второго дещифратора 3 (фиг. 26) появляется сигнал, который поступает на выход 7 (фиг. 2л) распределителя через подготовленный первый выход (фиг. 2е) второго дещифратора 3, так как счетчик 1 на момент действия входного сигнала находится в нулевом состоянии.

Сигнал со входа 5 (фиг. 2а) устройства поступает также на вход счетчика 1, который по заднему фронту входного сигнала переводит в единичное состояние первый триггер счетчика 1 (фиг. 2г), подготавливая вторые выходы первого и второго дещифраторов 2 и 3 (фиг. 2ж).

В момент отсутствия следующего входного сигнала, поступающего на вход 5 (фиг. 2а) распределителя, на стробирующем входе первого дешифратора 2 (фиг. 2в) появляется сигнал, который поступает на выход 8 (фиг. 2м) распределителя через подготовленный второй выход (фиг. 2ж) первого дещифратора 2.

jПо приходу второго сигнала, поступающего на вход 5 (фиг. 2а) распределителя, на стробирующем входе второго дещифратора 3 (фиг. 26) появляется сигнал, который поступает на выход 9 (фиг. 2н) распределителя через подготовленный второй выход (фиг. 2ж) второго дещифратора 3.

Второй сигнал со входа 5 (фиг. 2а) распределителя поступает также на вход счетчика 1, который по заднему фронту входного сигнала переводит в единичное состояние второй триггер и в нулевое состояние первый триггер (фиг. 2г, д) счетчика 1, подготавливая третьи выходы первого и второго дещифраторов 2 и 3 (фиг. 2з).

В момент отсутствия следующего входного сигнала, поступающего на вход 5 (фиг. 5 2а) распределителя, на стробирующем входе первого дешифратора 2 (фиг. 2в) появляется сигнал, который поступает на выход 10 (фиг. 2п) распределителя через подготовленный третий выход (фиг. 2з) первого дещифратора 2.

По приходу третьего сигнала, поступающего на вход 5 (фиг. 2а) распределителя, на стробирующем входе второго дещифратора 3 (фиг. 26) появляется сигнал, который поступает на выход 11 (фиг. 2р) распределителя через подготовленный третий выход (фиг. 2з) второго дещифратора 3.

Третий сигнал со входа 5 (фиг. 2а) распределителя поступает также на вход счетчика 1, который по заднему фронту входного сигнала переводит в единичное состояние первый триггер (фиг. 2г) счетчика 1, подготавливая четвертые выходы первого и второго дещифраторов 2 и 3 (фиг. 2и).

Процесс выдачи сигналов на выходах 12 и 13 (фиг. 2 с, т) аналогичен ранее описанному.

По заднему фронту четвертого выходного сигнала первый и второй триггеры счетчика 1 переходят в нулевое состояние, подготавливая к работе первые выходы первого 0 и второго дещифраторов 2 и 3.

Далее процесс выдачи сигналов на выходах 6-13 (фиг. 2к, л. м.-н, п, р, с, т) повторяется по ранее описанному методу.

Аналогично предлагаемое техническое рещение может быть использовано при построении распределителя импульсов с любым количеством выходов дещифраторов, обеспечивая нужное количество сигналов на выходах распределителя. Использование предлагаемого устройства обеспечивает по сравнению с известными следующее преимущество: упрощает распределитель, так как позволяет сократить в два раза количество триггеров в счетчике, что существенно уменьщает затраты оборудования и резко снижает себестоимость устройства, не снижая надежности работы распределителя, это достигается использованием новых связей. Формула изобретения Распределитель импульсов, содержащий счетчик и два дешифратора, причем вход распределителя подключен ко входу счетчика, отличающийся тем, что, с целью упрощения распределителя, в него введен элемент НЕ вход распределителя соединен через элемент НЕ со стробирующим входом первого дещифратора и непосредственно — со стробирующим входом второго дещифратора, выходы счетчика подключены ко входам первого и второго дешифраторов. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 434400, кл. G 06 Е 1/00, 1972. 2.Авторское свидетельство СССР № 387354, кл. G 06 Е 1/04, 1970 (прототип) .

Устройство управления с жесткой логикой

Основной принцип работы функциональной электрической схемы устройства управления. Назначение и принцип построения распределителя импульсов. Разработка логической схемы недвоичного счетчика, дешифратора с прямыми выходами и распределителя импульсов.

Рубрика	Коммуникации, связь, цифровые приборы и радиоэлектроника
Вид	курсовая работа
Язык	русский
Дата добавления	13.03.2012
Размер файла	1,4 M

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

МИНИСТЕРСТВО СВЯЗИ И ИНФОРМАТИЗАЦИИ РЕСПУБЛИКИ БЕЛАРУСЬ

«ВЫСШИЙ ГОСУДАРСТВЕННЫЙ КОЛЛЕДЖ СВЯЗИ»

КАФЕДРА ИНФОРМАТИКИ И ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ

УСТРОЙСТВО УПРАВЛЕНИЯ С ЖЕСТКОЙ ЛОГИКОЙ

к курсовому проекту

«Цифровые и Микропроцессорные устройства»

Выполнил студент гр. ЛК411 Голобурдо Ю.Н.

Руководитель преподаватель Чарушин Ю.А.

1. Описание принципа работы функциональной электрической схемы устройства управления

2. Теоретическое обоснование и логическое проектирование узлов устройства

2.1 Назначение и принцип построения распределителя импульсов

2.2 Разработка логической схемы недвоичного счетчика

2.3 Разработка логической схемы дешифратора с прямыми выходами

2.4 Разработка логической схемы распределителя импульсов

3. Анализ и выбор элементной базы

4. Разработка и описание принципиальной электрической схемы устройства

5. Расчет быстродействия и потребляемой мощности

Приложение А. Перечень элементов

В данном курсовом проекте излагаются основные сведения о представлении информации в цифровой и аналоговой аппаратуре, применяемой в связной, приборостроительной и микроэлектронной технике. Также рассматриваются логические и арифметические основы работы цифровой техники, типовые комбинационные и последовательностные цифровые устройства, организация персональных ЭВМ, вопросы контроля цифровых устройств, приводятся теоретические сведения и практические схемы работы различных устройств, рассматривается схема устройства управления с жесткой логикой.

Устройство управления должно расшифровывать команды программы в системы управляющих электрических сигналов и обеспечивать подачу этих сигналов в нужные точки машины в требуемые моменты времени. Это одно из основных устройств любой машины, наряду с устройством ввода данных, запоминающим устройством, арифметико-логическим устройством и устройством вывода результатов. Все они соединены между собой линиями связи, по которым передаются информационные слова и команды, а также осведомительные и управляющие сигналы. Кроме указанных устройств машина обычно снабжена блоками питания, различного рода согласующими устройствами и т.п., которые не столь существенны для понимания функционирования машины.

Устройство управления с жесткой логикой строится на микросхемах малой и средней степени интеграции. При использовании этого принципа управляющее устройство генерирует последовательность управляющих сигналов в требуемой очередности.

1. ОПИСАНИЕ ПРИНЦИПА РАБОТЫ ФУНКЦИОНАЛЬНОЙ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ УСТРОЙСТВА УПРАВЛЕНИЯ

Функциональная электрическая схема устройства управления с жёсткой логикой представлена на р и сунке 1.

Устройство управления может быть использовано в составе микропроцессоров и других устройств о б работки данных.

Рассмотрим принцип работы устройства управления. Код операции з а писывается в регистр кода операции по сигналу «Запись», откуда поступает на дешифратор кода операции. Каждому коду операции соответствует ур о вень логической 1 на соответствующем выходе дешифратора. Если в устро й стве используется четырёхразрядный код операции, то дешифратор будет иметь 16 выходов.

По сигналу «Пуск» устанавливается в единичное состояние RS -триггер, благодаря чему тактовые импульсы начинают поступать на распределитель импульсов через логический элемент И. На выходе распределителя начинают появляться импульсы в каждом тактовом периоде на соответствующем выходе, нач и ная с первого.

Импульсы B 1, B 2,…, Bn с выходов распределителя импульсов и сигналы A 0, A 1…, A 15 с выходов дешифратора поступают на комбинационное цифр о вое устройство. Это устройство создаёт необходимые сигналы управления Y 1, Y 2,…, Y m в каждом такте. На выходе Ym +1 формируется сигнал для о с танова устройства после выполнения соответствующей операции, опред е ляемой кодом операции. Этот сигнал сбрасывает RS -триггер, что приводит к прекращению подачи тактовых импульсов на распределитель импульсов, к о торый возвращается в исходное состояние.

Рисунок 1 — Устройство управления с жёсткой логикой. Схема электриче ская функциональная

2. ТЕОРЕТИЧЕСКОЕ ОБОСНОВАНИЕ И ЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕ УЗЛОВ УСТРОЙСТВА

2.1 Назначение и принцип построения распределителей импульсов

Распределители импульсов находят применение в системах синхронизации, управления и т.д. На их основе получают импульсные последовательности с заданными временными диаграммами. Распределитель импульсов имеет один вход, на который подаются импульсы задающего генератора (тактовые импульсы Uс), и N выходов. Причём первый импульс генератора передаётся на первый выход распределителя, второй импульс — на второй выход и т. д. Временная диаграмма для распределителя импульсов на четыре выхода представлена на рисунке 2.

Распределитель импульсов можно построить на основе регистра сдвига, замкнутого в кольцо, если записанное в регистр слово содержит только одну единицу. При сдвиге единица перемещается с одного выхода на другой, циркулируя в кольце. Число выходов распределителя импульсов равно разрядности регистра. При большом числе выходов распределителя импульсов требуется большое число триггеров, что является недостатком. Вторым недостатком является потеря правильного функционирования при сбое. Если в силу каких-либо причин слово в регистре исказится, то возникшая ошибка станет постоянной. Возможны варианты схемы с самовосстановлением работы распределителя импульсов на кольцевом регистре.

Рисунок 2 — Временная диаграмма для распределителя импульсов на четыре в ы хода

Принцип работы схемы такого распределителя импульсов с самовос становлением за несколько тактов (рисунок 3 ) основан на том, что на последовател ь ный вход регистра подаются нули, пока в нём имеется хотя бы одна единица. Таким образом, через несколько тактов лишние единицы будут в ы двинуты из регистра, т.е. устранены. Когда регистр очистится от единиц, на выходе логического элемента ИЛИ-НЕ сформируется сигнал записи един и цы, поступающий на последовательный вход регистра. Следовательно, пот е ря единственной единицы так же будет исключена. Выход логического эл е мента ИЛИ-НЕ даёт ещё один дополнительный выход распределителя и м пульсов.

На рисунке 3 показана цепь пуска/останова распределителя импул ь сов.

Если выходные сигналы распределителя снимать непосредственно с выходов триггеров и логического элемента ИЛИ-НЕ, то получаем логическую схему распределителя уровней, в которой паузы между активными состояниями выходов отсутствуют. Логическая схема распределителя импульсов получена после стробирования сигналов распределителя уровней импульсами синхронизации (сдвига) Uс по цепочке конъюнкторов.

Рисунок 3 — Логическая схема распределителя импульсов на кольцевом регистре с самовосстановлением после сбоя

При большом числе выходов распределители импульсов целесообразно строить на основе счётчика и дешифратора. С целью устранения ложных сигналов на выходах распределителя импульсов, которые возникают при переключении счётчика из одного состояния в другое, необходимо на разрешающий вход дешифратора подавать стробирующие сигналы с задержкой относительно сигнала синхронизации Uс, равной или большей максимальному времени установления кода в счётчике.

Функциональная схема распределителя на 16 выходов на основе двоичного счётчика и дешифратора представлена на рисунке 4.

Рисунок 4 — Функциональная схема распределителя импульсов на 16 выходов на основе двоичного счётчика и дешифратора

В качестве схемы задержки можно использовать последовательно соединённые логические элементы, например инверторы. Сигнал синхронизации необходимо подавать на вход дешифратора с инверсией, следовательно, число последовательно соединённых инверторов должно быть нечётным.

При использовании дешифратора без разрешающего входа сигнал синхронизации необходимо подавать на выходные логические элементы И без инверсии. В этом случае схема задержки должна содержать чётное число инверторов.

При использовании дешифратора с инверсными выходами вместо конъюнкторов следует использовать логические элементы ИЛИ-НЕ, а схема задержки должна содержать нечётное число инверторов [2].

2.2 Разработка логической схемы недвоичного счетчика

При разработке логической схемы распределителя импульсов следует помнить, что коэффициент пересчета счетчика определяется числом выходов распределителя.

Методика синтеза недвоичного счетчика на JK-триггерах рассмотрена ниже на примере синтеза логической схемы счетчика с коэффициентом пересчета k=15 при использовании карт Карно.

Необходимое число триггеров будет определяться как минимальное n, удовлетворяющее неравенству 2n>= k. В данном случае число триггеров n=4.

Таблица переходов счетчика представлена в таблице 2.

В счетчике с коэффициентом пересчета k=15 пятнадцать состояний, причем каждый пятнадцатый импульс сбрасывает счетчик в нулевое состояние. Переход счетчика в новое состояние связан с переключением триггеров. Для переключения триггеров в требуемые состояния на их входах J и K необходимы определенные уровни сигналов. В таблице 3 показаны все возможные переходы состояний триггера и требуемые для этих переходов уровни сигналов на входах J и K.

Пользуясь таблицей можно заполнить карты Карно для входов J и K всех триггеров счетчика. При этом следует помнить, что уровни сигналов на входах J и K являются функциями текущего состояния триггеров и на картах Карно (рисунок 6) под Q3, Q2, Q1, Q0 понимается текущее состояние триггеров, т.е. перед поступлением на вход счетчика очередного импульса. Пусть к моменту подачи первого импульса счетчик находился в состоянии 0000. Под действием этого импульса должно быть обеспечено новое состояние 0001 ( таблица 2).